基于單片機(jī)軟核的SOPC系統(tǒng)設(shè)計與實現(xiàn)

隨著微電子工藝技術(shù)和IC設(shè)計技術(shù)的不斷提高，整個系統(tǒng)都可集成在一個芯片上，而且系統(tǒng)芯片的復(fù)雜性越來越高。為了提高效率，復(fù)用以前的設(shè)計模塊已經(jīng)成為系統(tǒng)世馘 （SOC）設(shè)計的必上之路。SOC的實現(xiàn)基本上有兩種方法，一種是用ASIC芯片實現(xiàn)，另一種是FPGA或PLD芯片實現(xiàn)。后一種實現(xiàn)也稱為SOPC實現(xiàn)。SOPC技術(shù)是美國Altera公司于2000年最早提出的，即用大規(guī)模可編程器件實現(xiàn)SOC的功能。它為SOC的實現(xiàn)提供了一種簡單易行而又成本低廉的手段，極大地促進(jìn)了SOC的發(fā)展。本文設(shè)計就是采用SOPC技術(shù)，在一塊FPGA芯片上，實現(xiàn)一個水文測報通信系統(tǒng)。該系統(tǒng)是專門為國家防汛指揮系統(tǒng)項目而開發(fā)的實時多任務(wù)的前置通信控制機(jī)，用于實現(xiàn)水文數(shù)據(jù)的傳輸、處理和存儲。

國家防汛指揮系統(tǒng)工程啟動之后，對水文測報網(wǎng)絡(luò)中的通信控制機(jī)性能提出了更加苛刻的要求：更多、更快速的通信端口；更大的存儲容量；更高的可靠性；更強(qiáng)的實時性；更強(qiáng)的可操作性；更便捷的應(yīng)用程序開發(fā)平臺。為了實現(xiàn)這些要求，以前曾采有傳統(tǒng)的單片機(jī)系統(tǒng)完成這項工作，但這些方法存 幾大缺陷：（1）系統(tǒng)占用面積比較大；（2）管腳的數(shù)量比較多，因而電路板問題引導(dǎo)發(fā)故障較多；（3）電路板信號傳送之間存在干擾，系統(tǒng)運(yùn)行速度難以達(dá)到要求。針對這些問題，本文采用SOC設(shè)計方式，進(jìn)行軟硬件協(xié)同設(shè)計，把整個可復(fù)用的內(nèi)核如8051IP核、USB IP核、UART IP核等集成在一塊FPGA芯片上，用WISHBONE總線構(gòu)成一個完整的片上通信系統(tǒng)。實驗結(jié)果證明：該系統(tǒng)所占用的面積縮小為原來的四分之一，管腳數(shù)量減少了三分之一，系統(tǒng)運(yùn)行的速度也提高了。USB IP核的速度可以達(dá)到60MHz，完全滿足設(shè)計要求。

1 系統(tǒng)實現(xiàn)方案

1．1 系統(tǒng)結(jié)構(gòu)說明

本設(shè)計采用ALTERA公司的開發(fā)平臺，即在一塊ALTERA公司的Cyclone系列FPGA芯片上構(gòu)建SOPC系統(tǒng)。芯片內(nèi)部IP核的結(jié)構(gòu)示意圖如圖1所示。

圖中，系統(tǒng)核心8051 IP核采用的是第三方的圖件，遵守GPL協(xié)議的公開源代碼，指令體系與標(biāo)準(zhǔn)的8051兼容，全同步設(shè)計，并且通過修改包含了測試器接口；源代碼由VHDL語言寫成，擁有良好的注釋及可擴(kuò)展性。其它IP核如UART IP核、I2C IP核、USB IP核等都是自行設(shè)計的；圖中總線采用的是WISHBONE片上總線。

1．2 系統(tǒng)功能的實現(xiàn)

系統(tǒng)的主要功能是數(shù)據(jù)傳輸。從圖1所示的結(jié)構(gòu)圖可見，內(nèi)部數(shù)據(jù)傳輸采用的是總線結(jié)構(gòu)，所有的設(shè)備都是通過總線進(jìn)行數(shù)據(jù)傳送的，因此設(shè)計的核心是總線數(shù)據(jù)傳輸。本文設(shè)計采用的是SILICORE公司的WISHBONE片上總線標(biāo)準(zhǔn)。片上總線（On-Chip Bus,OCB）是實現(xiàn)SOC中IP核連接最常見的技術(shù)手段，它以總線方式實現(xiàn)IP核之間的數(shù)據(jù)通信。與板上總線不同，片上總線不用驅(qū)動底板上的信號和連接器，使用更簡單，速度更快。WISHBONE是一種主/從結(jié)構(gòu)的總線，所有的IP核掛接在WISHBONE總線上，其規(guī)范是一種片上系統(tǒng)IP核互連體系結(jié)構(gòu)。本系統(tǒng)選取8051 IP核為主，其它IP核為從，主/從IP核通過握手信號使數(shù)據(jù)在WISHBONE總線上進(jìn)行交換。

下面詳細(xì)說明WISHBONE總線功能的實現(xiàn)。WISHBONE主設(shè)備核（8051 IP）與WISHBONE從設(shè)備核（USB IP核、UART IP核、I2C IC核等）端口信號連接圖如圖2所示；主設(shè)備核讀取從設(shè)備核數(shù)據(jù)的時序示決圖如圖3所示。寫操作時序與之類似。