新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > AD1672單片12位模數(shù)轉(zhuǎn)換器的原理及其應(yīng)用

AD1672單片12位模數(shù)轉(zhuǎn)換器的原理及其應(yīng)用

作者: 時(shí)間:2010-02-04 來(lái)源:網(wǎng)絡(luò) 收藏

圖4 輸入范圍選擇

本文引用地址:http://m.butianyuan.cn/article/173448.htm

ad1672雖然是單電源+5v供電,但同樣可用于交流輸入信號(hào),見(jiàn)圖5。由于耦合電容器與ad1672的輸入阻抗構(gòu)成一階高通濾波器,-3db轉(zhuǎn)折頻率f#8722;3db計(jì)算公式為f#8722;3db= 1 /(2 ×π × rin × ceq )

其中rin 為不同接法時(shí)的輸入阻抗;ceq 為耦合電容器c1與c2的并聯(lián)值。應(yīng)當(dāng)注意的是,c1一般使用大的電解電容或鉭電容,有利于在高頻段導(dǎo)通。又并聯(lián)一個(gè)小陶瓷電容c2,使其在很寬的頻率范圍內(nèi)在低頻段仍然保持低阻抗特性。一般c1取10μf,c2取0.1~1.0μf。在直流耦合中,推薦使用緩沖放大器驅(qū)動(dòng)的輸入。一般選用高速、寬頻帶視頻運(yùn)算放大器。由于緩沖放大器與ad1672的輸入電阻的相互作用,任何源電阻都要對(duì)增益誤差和失調(diào)誤差有影響。在直流精密測(cè)量中,調(diào)整電路實(shí)例請(qǐng)見(jiàn)ad1672的產(chǎn)品說(shuō)明。對(duì)于使用電源電壓大于6.5v的放大器,在ad1672的輸入端推薦使用箝位電路。當(dāng)出現(xiàn)故障時(shí),它可使輸入電壓箝位到6.5v。

交流耦合輸入接線圖

圖5 交流耦合輸入接線圖

  基準(zhǔn)電壓 ad1672的標(biāo)稱基準(zhǔn)輸出電壓相對(duì)基準(zhǔn)地(refcom)為2.5v?;鶞?zhǔn)輸入(refin)引腳可以接到基準(zhǔn)輸出(refout)引腳,也可接到高精度2.5v外部基準(zhǔn)電壓源(例如ad780b,ref192e,ref43b)。ad1672內(nèi)部含有+2.5v曲率補(bǔ)償帶隙基準(zhǔn),雖然其絕對(duì)值和溫漂系數(shù)都經(jīng)過(guò)激光修整,但在refout與refcom引腳之間必須接一個(gè)1μf以上的補(bǔ)償電容器。該基準(zhǔn)源可提供最大負(fù)載電流為500μa,對(duì)于外接負(fù)載電流大于500μa情況下,需要外接緩沖放大器或上拉電阻器。

  數(shù)字輸出 ad1672在不同的輸入方式下輸出的數(shù)據(jù)形式不同:對(duì)于單極性輸入,輸出數(shù)據(jù)是直接的二進(jìn)制碼;對(duì)于雙極性輸入,輸出數(shù)據(jù)是偏移二進(jìn)制碼。當(dāng)數(shù)字輸出驅(qū)動(dòng)電源(drvdd)引腳分別接+5v或+3.3v時(shí),可使ad1672cmos數(shù)字輸出驅(qū)動(dòng)器接口分別適合+5v或3.3v邏輯電路。雖然ad1672可以提供足夠大的輸出電流來(lái)驅(qū)動(dòng)范圍很寬的邏輯電路,但是大的驅(qū)動(dòng)電流會(huì)產(chǎn)生電源引起的毛刺,影響s/(n+d)性能。當(dāng)ad1762驅(qū)動(dòng)大的容性負(fù)載或大的扇出時(shí),在drvdd 與v dd 引腳上都應(yīng)外接去耦電容。在數(shù)據(jù)終端,需要外部緩沖器或鎖存器,例如sn74hc541,74hc541。

  超量程

  當(dāng)模擬輸入電壓超過(guò)輸出范圍(0~+2.5v,0~+5.0v,±2.5v)時(shí),會(huì)產(chǎn)生超量程現(xiàn)象。ad1672提供超量程(otr)輸出引腳,指示超量程,利用otr引腳和最高位(msb)的與非邏輯結(jié)果可確定欠量程(低電平)和超量程(高電平)狀態(tài)。 增益誤差和失調(diào)誤差調(diào)整ad1672的增益誤差、失調(diào)誤差和線性誤差出廠時(shí)已經(jīng)調(diào)整到最小,但是有些仍需要通過(guò)外部調(diào)整將增益誤差和失調(diào)誤差調(diào)整到零。因?yàn)檫@兩種誤差相互影響,所以需要反復(fù)調(diào)整。利用otr引腳,監(jiān)控它的輸出可分別在負(fù)滿度-fs和正滿度+fs兩種情況下將其調(diào)整到1/2 lsb范圍內(nèi),具體調(diào)整電路請(qǐng)見(jiàn)ad1672產(chǎn)品說(shuō)明。 接地與電源去耦適當(dāng)?shù)亟拥嘏c去耦是高速、高分辯率數(shù)據(jù)采集系統(tǒng)的基本設(shè)計(jì)要求。ad1672的特點(diǎn)是將模擬電源、數(shù)字電源和地都分開,使系統(tǒng)模擬地和數(shù)字地電路電流得到最佳管理。通常模擬電源和數(shù)字電源都應(yīng)分別對(duì)地接去耦電容,并應(yīng)盡量靠近接地端。對(duì)于數(shù)字輸出端呈現(xiàn)大的容性負(fù)載(通常每引腳為20pf),在drvdd引腳對(duì)數(shù)字地應(yīng)接一個(gè)0.1μf陶瓷電容器。有關(guān)ad1672的詳細(xì)應(yīng)用情況,包括轉(zhuǎn)換接口板的電路設(shè)計(jì)和印制線路板的布線,請(qǐng)參見(jiàn)ad1672產(chǎn)品說(shuō)明。


上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉