一種面向DVB-C的單片MPEG-2解碼方案

進(jìn)入21世紀(jì),全世界的數(shù)字電視發(fā)展相當(dāng)迅速,歐洲的DVB視頻廣播已經(jīng)相當(dāng)成熟,日本和美國(guó)也都開(kāi)始了高清晰度節(jié)目的播出,并制定了數(shù)字電視廣播全面代替模擬電視廣播的時(shí)間表。在我國(guó),由于各省市已有三十多套節(jié)目以MPEG-2方式壓縮并通過(guò)衛(wèi)星傳輸,DVB-S已經(jīng)形成了較為成熟的市場(chǎng)。國(guó)內(nèi)目前有多家廠商自主開(kāi)發(fā)DVB解碼套片,生產(chǎn)并銷售DVB-S,價(jià)格也降到了用戶可以承受的水平。反觀DVB-C,同樣有多家廠商推出樣機(jī),但由于功能上不能完全滿足電視臺(tái)和用戶的需要以及源端設(shè)備改造需要較長(zhǎng)過(guò)程,目前還沒(méi)有形成明顯的市場(chǎng)。

目前,DVB-C除了完成基本的音視頻解碼還必須增加以下幾個(gè)功能才能真正被市場(chǎng)接受。第一,提供對(duì)CA(條件接收)系統(tǒng)的支持。有線電視臺(tái)需要通過(guò)CA系統(tǒng)來(lái)實(shí)現(xiàn)對(duì)節(jié)目的加密和對(duì)用戶的管理、收費(fèi)。CA系統(tǒng)要求在接收端,機(jī)頂盒應(yīng)該支持IC-Card接口與SmartCard進(jìn)行通訊,并且提供標(biāo)準(zhǔn)的DVB數(shù)據(jù)流解擾模塊。第二,實(shí)現(xiàn)對(duì)TS流的存儲(chǔ)。這個(gè)功能現(xiàn)在有兩個(gè)趨勢(shì):一種是由機(jī)頂盒提供硬盤接口(比如IDE接口),將TS流存在硬盤里供用戶回放,實(shí)現(xiàn)數(shù)字錄像機(jī)的功能;另一種是機(jī)頂盒提供USB或者1394這一類的高速通用接口,將TS流通過(guò)它們存入計(jì)算機(jī)中,用戶再通過(guò)計(jì)算機(jī)進(jìn)行處理。第三,實(shí)現(xiàn)局域網(wǎng)網(wǎng)絡(luò)接口。這樣機(jī)頂盒可以接收從局域網(wǎng)傳來(lái)的TS流,實(shí)現(xiàn)局域網(wǎng)上的視頻播放。第四,實(shí)現(xiàn)Web瀏覽功能。用戶可以通過(guò)機(jī)頂盒瀏覽網(wǎng)頁(yè),當(dāng)然這需要現(xiàn)有電視分辨率的適當(dāng)提高和專門網(wǎng)站的提供。

針對(duì)DVB-C機(jī)頂盒的這些要求,選擇了Fujitsu公司的單片MPEG-2解碼方案,這套方案較好地支持了各種接口和功能模塊,且成本較低,以下是芯片的簡(jiǎn)介,然后介紹整套方案的軟件和硬件。

1 芯片介紹

MB87L2250是由Fujitsu公司出品的單片MPEG音頻和視頻解碼器,它同時(shí)還有解傳輸復(fù)用功能并且集成了一片32位的RISC處理器。它為數(shù)字電視機(jī)頂盒提供了一種高性價(jià)比、高集成度的解決方案。在芯片設(shè)計(jì)中,MPEG解碼和解復(fù)用都由硬件完成,而片內(nèi)集成的工作頻率為54MHz的處理器則主要用于運(yùn)行客戶應(yīng)用程序,例如實(shí)現(xiàn)圖形界面。由于MB87L2250采用了2.5幀體系結(jié)構(gòu),因此僅需要16M位 SDRAM用于MPEG解碼、OSD菜單以及數(shù)據(jù)緩存。整個(gè)芯片具有以下特點(diǎn):

?32位RISC微處理器 ?1K字節(jié)的指令Cache

?2.5幀體系結(jié)構(gòu) ?僅需要16M位SDRAM

?支持32路不同的PID包 ?針對(duì)PID和Section的硬件過(guò)濾器

?紅外接收器 ?DVB標(biāo)準(zhǔn)解擾

?減少圖片內(nèi)存的 ?圖文電視的VBI方式插入內(nèi)存節(jié)省模式

?16:9與4:3格式轉(zhuǎn)換 ?電影格式轉(zhuǎn)換

?IIC總線 ?兩個(gè)SmartCard接口

?2、4、6或8位OSD ?16個(gè)可編程I/O口

?自動(dòng)時(shí)鐘恢復(fù)

圖1是MB87L2250的芯片結(jié)構(gòu)圖。

1.1 32位RISC處理器

這個(gè)片內(nèi)集成的ARC處理器是采用了4層流水線技術(shù)的RISC微處理器,它的工作頻率為54MHz。ARC內(nèi)部集成了一個(gè)256×32位的指令cache。ARC的存儲(chǔ)控制器包括了SRAM和SDRAM控制器,其中SRAM的控制器包括一個(gè)可編程的等待狀態(tài)產(chǎn)生器,用于和相連的不同速率的存儲(chǔ)介質(zhì)保持同步。而MPEG解碼器位于輔助地址空間,通過(guò)一個(gè)主機(jī)接口可以訪問(wèn)所有的ARC寄存器和處理器的整個(gè)地址空間。這個(gè)特性主要用于調(diào)試,但是也可以用于基于FLASH系統(tǒng)的第一次啟動(dòng)。芯片還有一種休眠狀態(tài),此時(shí)ARC的工作頻率為13.5MHz。

1.2 傳輸流解復(fù)用和系統(tǒng)解碼

完成這部分功能的是傳輸系統(tǒng)解碼器(TSD)。通過(guò)TSD,主芯片可以接收8位的并行或串行數(shù)據(jù)流。TSD提供基本的同步和錯(cuò)誤檢測(cè)功能,但它的主要功能是作為PID分析器把唯一的一路PES流從TS流里最大32路PES流中鑒別出來(lái)。TSD選出相應(yīng)的有效數(shù)據(jù)和系統(tǒng)信息并把它們送給解碼緩存。另外,TSD還提供分段(Section)類型數(shù)據(jù)的分析比較。

TSD中主要包括頻道解碼器(Channel Decoder)、PCR存儲(chǔ)(Program Clock Reference Store)、PID分析器(PID parsing engine)、分段數(shù)據(jù)過(guò)濾器(Section Filter)等。為了支持有線廣播中的CA系統(tǒng),TSD還包括一個(gè)標(biāo)準(zhǔn)的DVB解擾器。這個(gè)解擾器能夠在TS層和PES層進(jìn)行解擾,可以并行處理八路不同的流,因此需要存儲(chǔ)八對(duì)控制字。解擾器可以自動(dòng)找到相應(yīng)的控制字。傳輸流解復(fù)用和系統(tǒng)解碼的流程圖如圖2所示。