基于A(yíng)RM處理器LPC2142的高速數(shù)據(jù)采集卡設(shè)計(jì)
在瞬態(tài)信號(hào)測(cè)量和圖像處理等一些高速、高精度的測(cè)量中,往往都需要進(jìn)行高速數(shù)據(jù)采集?,F(xiàn)在通用的高速數(shù)據(jù)采集卡(一般多是PCI卡或ISA卡)存在有安裝麻煩、價(jià)格昂貴、受計(jì)算機(jī)插槽數(shù)量/地址/中斷資源的限制、可擴(kuò)展性差,而且在一些電磁干擾性強(qiáng)的測(cè)試現(xiàn)場(chǎng)無(wú)法專(zhuān)門(mén)對(duì)其進(jìn)行電磁屏蔽,因而會(huì)導(dǎo)致采集的數(shù)據(jù)失真等缺點(diǎn)。為此,本文給出了采用PHILIPS公司的一款LPC2142芯片(基于ARM7內(nèi)核,內(nèi)置了寬范圍的USB2.0 Device全速串行通信接口)設(shè)計(jì)的數(shù)據(jù)采集卡的設(shè)計(jì)方案,從而有效解決了傳統(tǒng)高速數(shù)據(jù)采集卡的上述缺陷。
1 基于ARM的數(shù)據(jù)采集卡系統(tǒng)結(jié)構(gòu)
該系統(tǒng)主要由雙通道模/數(shù)轉(zhuǎn)換器AD9238、ARM微控制器LPC2142及FPGA器件EP1C3T100組成,圖1所示是其結(jié)構(gòu)框圖。AD9238具有A、B兩個(gè)通道,前端的差分放大器把模擬信號(hào)通過(guò)放大送入AD9238,由AD9238把模擬信號(hào)轉(zhuǎn)換成12的數(shù)字信號(hào)同時(shí)送入FPGA中的FIFO緩存器進(jìn)行緩存。然后由LabVIEW軟件制作的界面便可向LPC2142發(fā)送控制指令,LPC2142讀取FIFO緩存器中的數(shù)據(jù)后可通過(guò)USB端口發(fā)送給主機(jī)。而主機(jī)也可通過(guò)界面菜單選擇采樣頻率、采樣的起始點(diǎn)、模擬信號(hào)調(diào)理及讀取精度測(cè)頻數(shù)據(jù)等。
2 基于ARM的數(shù)據(jù)采集卡的硬件設(shè)計(jì)
2.1 AD9238模數(shù)轉(zhuǎn)換芯片
AD9238是美國(guó)模擬器件公司(ADI)推出的快速12位雙通道模數(shù)轉(zhuǎn)換器。AD9238有3種型號(hào),采樣率最高分別可達(dá)20 MS/s、40 MS/s和65MS/s。AD9238可提供與單通道A/D轉(zhuǎn)換器同樣優(yōu)異的動(dòng)態(tài)性能,但是比使用2個(gè)單通道A/D轉(zhuǎn)換器具有更好的抗串?dāng)_性能;AD9238采用單3 V供電(2.7~3.6 V);Rsn=70 dBc;Rsfd=85 dBc;ENOB為11.3 b;差分輸入時(shí),具有500 MHz的3 dB帶寬;并有片上參考電壓和1~2 Vpp的模擬輸入范圍。
AD9238的兩個(gè)通道分別采用一個(gè)AD8138做為運(yùn)放驅(qū)動(dòng)芯片。I/Q兩路中頻模擬信號(hào)分別經(jīng)過(guò)2個(gè)AD8138后變?yōu)椴罘中盘?hào)送給A/D轉(zhuǎn)換器(第2,3,14,15管腳)。
高速ADC對(duì)時(shí)鐘的占空比很敏感。一般來(lái)說(shuō)需要有50%(5%)的占空比。AD9238可給每個(gè)通道單獨(dú)提供時(shí)鐘(管腳CLK_A和CLK_B),當(dāng)2個(gè)通道的采樣時(shí)鐘同頻同相時(shí),系統(tǒng)會(huì)有比較好的性能,當(dāng)2個(gè)通道小同步時(shí),性能會(huì)有所下降。
本數(shù)據(jù)采集卡采用40 MHz的AD9238芯片,單雙通道選擇和轉(zhuǎn)換頻率采用軟件控制。
2.2 Cyclone系列FPGA器件
由于高速數(shù)據(jù)采集系統(tǒng)的特殊要求,本設(shè)計(jì)在眾多FPGA器件中選擇了ALTERA公司生產(chǎn)的Cyclone系列器件。Cyclone系列的高性能和高密度是基于它先進(jìn)的Stratix的工藝構(gòu)架,可為高速應(yīng)用提供非常高的性?xún)r(jià)比,此外,Cyclone系列器件內(nèi)部RAM存儲(chǔ)器還可以生成FIFO緩存器以便為高速采樣提供緩存空間。
ALTERA公司的Quartus II軟件是一款易于使用的綜合開(kāi)發(fā)工具,它集成了Altera公司FPGA/CPLD開(kāi)發(fā)流程中所涉及的所有工具和第三方軟件接口,其友好界面為設(shè)計(jì)提供了便利條件。
在這里,F(xiàn)PGA器件主要用于完成數(shù)據(jù)緩存、等精度測(cè)頻、采樣頻率分頻及觸發(fā)控制等工作。
2.3 FPGA在觸發(fā)控制中的應(yīng)用
由于此數(shù)據(jù)采集卡是高速緩存式的,且緩存空間有限,所以不能采用連續(xù)式采集方式,而是采用觸發(fā)式采集方式。為了提高數(shù)據(jù)采集卡的適用能力,使系統(tǒng)不僅可以采集周期信號(hào),而且要能采集觸發(fā)信號(hào),還要能手動(dòng)觸發(fā)采集,筆者增加了觸發(fā)點(diǎn)捕捉電路。該電路主要由AD8561電壓比較器、FPGA芯片組成,由于A(yíng)D8561芯片的轉(zhuǎn)換速度很高,故能滿(mǎn)足判斷速度足夠高的要求??墒紫劝涯M信號(hào)送到AD8561比較器的正輸入端,負(fù)輸人端則連接到LPC2142的D/A轉(zhuǎn)換器輸出端,LPC2142的D/A轉(zhuǎn)換器輸出電壓作為AD8561比較器的參考電壓,此參考電壓可以通過(guò)向LPC2142的D/A轉(zhuǎn)換器的寄存器寫(xiě)入不同的值來(lái)進(jìn)行調(diào)節(jié)。此調(diào)節(jié)最終可通過(guò)LabVIEW制作的界面來(lái)控制。當(dāng)輸入信號(hào)高于參考電壓時(shí),AD8561的TOUT被拉高,TOUT的電平可以通過(guò)向AD8561的LATCH端輸入高電平來(lái)進(jìn)行鎖存。
在手動(dòng)采集方式下,TRIEN0為低電平,TRIEN1為高電平,當(dāng)緩存器為空(即FWr_FUL為高電平)時(shí),可通過(guò)LabVIEW制作的界面控制QSTART為高電平,并將FWr_EN拉高以進(jìn)行數(shù)據(jù)采集。當(dāng)緩存器滿(mǎn)時(shí),F(xiàn)Wr_FUL被拉低,同時(shí)FWr_EN被拉低以停止采集。圖2所示是本系統(tǒng)的觸發(fā)控制電路。
在輸入觸發(fā)方式下,TRIEN0和QSTART為低,當(dāng)緩存器為空(即FWr_FUL為高電平)且輸入信號(hào)高于比較器的參考電壓時(shí),TOUT被拉高,同時(shí)FWr_EN也被拉高以進(jìn)行數(shù)據(jù)采集。而當(dāng)緩存器滿(mǎn)時(shí),F(xiàn)Wr_FUL被拉低,F(xiàn)Wr_EN也被拉低以停止采集。拉高TRIEN1后可讀取緩存數(shù)據(jù)。
采集周期信號(hào)和輸入信號(hào)觸發(fā)方式相似,只是要保持TRIEN1為高電平。而在讀取緩存數(shù)據(jù)時(shí)。只要觸發(fā)信號(hào)到來(lái)就可進(jìn)行采集。
3 基于A(yíng)RM的高速數(shù)據(jù)采集卡軟件設(shè)計(jì)
3.1 基于uC/OS-II的USB驅(qū)動(dòng)編程
雖然uC/OS-II提供了多任務(wù)實(shí)時(shí)操作系統(tǒng)的內(nèi)核,但在應(yīng)用這個(gè)操作系統(tǒng)時(shí),用戶(hù)通常仍然需要自己編寫(xiě)基于uC/OS-II的外圍器件驅(qū)動(dòng)程序,以使外圍器件能在操作系統(tǒng)的協(xié)調(diào)下更好的為用戶(hù)服務(wù)。為了使軟件可移植性、易維護(hù),筆者編寫(xiě)LPC2142 USB固件時(shí)綜合考慮了USB協(xié)議和LPC2142的USB硬件條件,并把驅(qū)動(dòng)程序分為5層,圖3所示是LPC2142的USB固件分層結(jié)構(gòu)圖。圖中的雙向線(xiàn)表示用戶(hù)軟件與USB固件之間存在著數(shù)據(jù)交換,單向線(xiàn)表示上層軟件對(duì)下層軟件的調(diào)用,這樣設(shè)計(jì),固件結(jié)構(gòu)比較分明。
有了USB驅(qū)動(dòng)程序,用戶(hù)就可以在此平臺(tái)上完成用戶(hù)軟件所要實(shí)現(xiàn)的任務(wù)。用戶(hù)所要完成的任務(wù)如圖4所示,圖中的單向線(xiàn)表示主任務(wù)對(duì)讀寫(xiě)任務(wù)的控制。主任務(wù)通過(guò)信號(hào)量來(lái)控制讀/寫(xiě)任務(wù)的運(yùn)行狀態(tài),從而實(shí)現(xiàn)對(duì)FIFO緩存器的讀和寫(xiě)。雙向線(xiàn)則表示各個(gè)模塊之間存在著數(shù)據(jù)交換。為了加快大量數(shù)據(jù)的收發(fā),本程序把LPC2142 USB的邏輯端點(diǎn)1作為控制命令的傳輸管道,而把端點(diǎn)2作為數(shù)據(jù)的傳輸管道。
主任務(wù)會(huì)不斷地讀取端點(diǎn)1,如接收到PC機(jī)發(fā)來(lái)的讀命令,就激活高優(yōu)先級(jí)讀任務(wù)的就緒信號(hào)量,以喚醒讀任務(wù)并進(jìn)入讀中斷服務(wù)程序,同時(shí)把緩存器數(shù)據(jù)通過(guò)USB總線(xiàn)發(fā)給PC機(jī),發(fā)送完畢關(guān)閉讀任務(wù)的就緒信號(hào)量并同到主循環(huán),以等待PC機(jī)發(fā)來(lái)下一個(gè)命令。寫(xiě)任務(wù)則與此相似。
3.2 LabWindows/CVI工具簡(jiǎn)介
虛擬測(cè)量?jī)x器的關(guān)鍵是要具有易于生成良好操作界面和強(qiáng)大數(shù)據(jù)處理能力的工具軟件。本系統(tǒng)的全部程序是用LabVIEWI開(kāi)發(fā)的。LabVIEW是美國(guó)NI公司開(kāi)發(fā)的基于C/C++的、專(zhuān)門(mén)用于虛擬儀表及過(guò)程控制的可視化編程語(yǔ)言。用Lab-VIEW提供的控制件庫(kù)(包括開(kāi)關(guān)、旋鈕、圖表等)可以很容易地設(shè)計(jì)出符合實(shí)際要求、界面新穎美觀(guān)的操作界面。此外LabVIEW具有很強(qiáng)的數(shù)據(jù)處理功能,它提供了豐富的庫(kù)函數(shù)以用于數(shù)據(jù)輸入接口、數(shù)據(jù)處理(FFT等)和圖形顯示等功能,為開(kāi)發(fā)應(yīng)用軟件帶來(lái)了極大方便。圖5是用LabVIEW開(kāi)發(fā)的系統(tǒng)操作界面。
3.3 基于LabWindow/CVI的主體軟件設(shè)計(jì)
整個(gè)主機(jī)運(yùn)用程序包括面板設(shè)計(jì)、初始化、數(shù)據(jù)采集、數(shù)據(jù)處理和結(jié)果顯示等幾部分。
(1) 面板設(shè)計(jì)
主要是提供友好的操作界面,設(shè)計(jì)要求能符合常規(guī)測(cè)量?jī)x器的操作習(xí)慣。
(2) 初始化
完成系統(tǒng)初始化功能,包括復(fù)位、送工作方式字、設(shè)置程序運(yùn)行參數(shù)等。
(3) 數(shù)據(jù)采集
由于LabVIEW不能直接訪(fǎng)問(wèn)用戶(hù)自己設(shè)計(jì)的硬件,因此,作為一個(gè)開(kāi)放式開(kāi)發(fā)平臺(tái),Lab-VIEW提供了DLL接口,以使用戶(hù)在LabVIEW平臺(tái)上能調(diào)用其它軟件平臺(tái)編譯的模塊,并提供對(duì)對(duì)象連接和嵌入技術(shù)(簡(jiǎn)稱(chēng)OLE)的支持。筆者利用VC++6.0編寫(xiě)了一個(gè)DLL文件,并在LabVIEW環(huán)境下調(diào)用該文件,從而實(shí)現(xiàn)了LabVIEW程序與數(shù)據(jù)采集卡的數(shù)據(jù)通信。下面是為讀寫(xiě)USB設(shè)備所創(chuàng)建的DLL編譯項(xiàng)目的相關(guān)文件:
DLLBulk.h:聲明變量或功能函數(shù)的頭文件;
DLLBulk.def:模塊定義文件,是由若干個(gè)描述DLL模塊參數(shù)的語(yǔ)句組成的文本文件;
DLLBulk.cpp:該文件為DLL主要代碼文件;
對(duì)DLLBulk.dsw下的各個(gè)文件進(jìn)行編譯之后,即可在菜單欄中選擇Build->Build DLLBulk.dll以生成可以被LabVIEW調(diào)用的DLL文件。
(4) 數(shù)據(jù)處理及顯示
將采集并保存在內(nèi)存中的采樣數(shù)據(jù)進(jìn)行各種處理以用于不同測(cè)量目的。包括信號(hào)波形實(shí)時(shí)顯示、自動(dòng)測(cè)量信號(hào)幅度和時(shí)間、圖形存盤(pán)、刪除圖形及回放等。限于篇幅,程序清單此處略。
4 結(jié)束語(yǔ)
本文給出的整個(gè)虛擬測(cè)量系統(tǒng)完全可在人機(jī)交互操作下運(yùn)行,并可隨時(shí)更改測(cè)量參數(shù)及進(jìn)行各種信號(hào)處理。系統(tǒng)各項(xiàng)指標(biāo)如下:
(1) 最高采樣率40 MHz,并可按1/2、1/4、1/8、…、1/128程控分頻采樣,雙路模擬輸入;ADC精度為12 bit;模擬輸入范圍為0~2 V;在板數(shù)據(jù)緩存4 K字節(jié)/路,傳輸方式為塊傳輸。
(2) 系統(tǒng)可對(duì)信號(hào)波形進(jìn)行實(shí)時(shí)、最大值、最小值、或峰峰值顯示。
(3) 系統(tǒng)可提供顯示圖形的存盤(pán)、回放、刪除圖形文件等處理功能。
評(píng)論