用于4~20mA電流環(huán)路的低成本HART發(fā)送器的設(shè)計(jì)

利用可尋址遠(yuǎn)程傳感器數(shù)據(jù)通路（HART）協(xié)議，過(guò)程測(cè)量與控制器件可通過(guò)傳統(tǒng)4-20mA電流環(huán)路實(shí)現(xiàn)通信。這種協(xié)議使用1200 Hz和2200 Hz頻率的移頻鍵控（FSK）。此處，一個(gè) 1200Hz周期代表一個(gè)邏輯1,而兩個(gè)2200Hz周期代表邏輯0.由于FSK波形的平均值始終為0,因此模擬4-20mA信號(hào)不受影響。

　　理想情況下，F(xiàn)SK信號(hào)由疊加在DC測(cè)量信號(hào)上的兩個(gè)頻率正弦波組成。但是，相連續(xù)FSK正弦波的生成是一種十分復(fù)雜的過(guò)程。因此，為了簡(jiǎn)化HART信號(hào)波形的生成過(guò)程，HART規(guī)范的物理層對(duì)參數(shù)極限值進(jìn)行了定義，標(biāo)準(zhǔn)化波形的振幅、形態(tài)和轉(zhuǎn)換速率均不得超出這些參數(shù)極限值。在這種情況下，一種梯形波形非常適合于這種應(yīng)用，圖1顯示了其各個(gè)極限值。

　　圖1:梯形HART電流波形的最小與最大值

　　圖2所示HART發(fā)送器提供了一種簡(jiǎn)單且低成本的解決方案，其產(chǎn)生一個(gè)梯形HART波形，并將它疊加在一個(gè)可變DC電平上，最終把產(chǎn)生的輸出電壓轉(zhuǎn)換為電流環(huán)路。

　　圖2:低成本HART發(fā)送器

　　HART FSK信號(hào)（常常由本地微控制器單元[MCU]生成），被應(yīng)用于首個(gè)NAND柵極（G1）的輸入端。MCU的通用I/O端口的第二個(gè)輸出，起到一個(gè)有效高態(tài)“激活”（ENABLE）信號(hào)的作用。G1控制兩個(gè)遠(yuǎn)端NAND柵極（G2和G3），其輸出通過(guò)高阻抗分壓器R1和R2連接到一起。

　　由R4和R5組成的第二個(gè)分壓器，將5V電源分為一個(gè)VREF = VCC/2的基準(zhǔn)電壓，即2.5V.只要“激活”為低電平，G2的輸出便為低態(tài)，而G3輸出為高態(tài)。由于高阻抗負(fù)載，NAND輸出擁有軌到軌功能；R1=R2 時(shí)，A1非反向輸入VIN的輸入電壓也為2.5V.

　　當(dāng)“激活”為高態(tài)時(shí)，G2和G3輸出相互換相，從而在VIN下形成一個(gè)小方波，其圍繞VREF對(duì)稱擺動(dòng)。VIN的峰值到峰值振幅為：

　　VS為正5V電源，而R1|| R2為R1和R2的并聯(lián)組合。

　　把圖2的電阻值插入方程式得到VIN（PP）=200Mv的輸入電壓擺動(dòng)，其讓VIN擺動(dòng)位于2.4V和2.6V之間。當(dāng)VIN升至2.6V時(shí)，A1的輸出立即達(dá)到正飽和狀態(tài)，并通過(guò)R6和R7對(duì)C3充電。C3 （VHART） 的實(shí)際HART電壓線性上升，直到達(dá)到2.6V為止。這時(shí)，放大器A1迅速退出飽和狀態(tài)，并起到一個(gè)電壓跟隨器的作用，從而將VHART保持在2.6V.當(dāng)VIN下降至2.4V時(shí)，A1輸出進(jìn)入負(fù)飽和狀態(tài)，并通過(guò)R6和R7對(duì)C3放電。之后，VHART線性下降，直到其達(dá)到2.4V為止。這時(shí)，A1退出飽和狀態(tài)，并再次起到一個(gè)電壓跟隨器的作用，將VHART保持在2.4V.