新聞中心

EEPW首頁(yè) > 測(cè)試測(cè)量 > 業(yè)界動(dòng)態(tài) > 三洋采用DFT MAX改善測(cè)試質(zhì)量

三洋采用DFT MAX改善測(cè)試質(zhì)量

——
作者: 時(shí)間:2006-12-08 來(lái)源: 收藏
看重Synopsys解決方案簡(jiǎn)便易行及高可預(yù)知結(jié)果的優(yōu)勢(shì)


全球電子設(shè)計(jì)自動(dòng)化軟件工具(EDA)領(lǐng)導(dǎo)廠商Synopsys(Nasdaq: SNPS)近日宣布,領(lǐng)先的消費(fèi)類電子產(chǎn)品供應(yīng)商半導(dǎo)體公司采用Synopsys的 掃描壓縮自動(dòng)解決方案,大大提高了其數(shù)字設(shè)計(jì)的質(zhì)量。憑借 工具,的工程師們將的數(shù)據(jù)總量降低了90%以上,實(shí)現(xiàn)了以更短的時(shí)間完成高質(zhì)量的目標(biāo)。 工具充分利用Synopsys Galaxy™ 設(shè)計(jì)工具集內(nèi)部的物理識(shí)別連接,幫助設(shè)計(jì)者避免成本較高的迭代測(cè)試,更快實(shí)現(xiàn)設(shè)計(jì)收斂。
 
三洋的工程師們要求靈活地生成更多的測(cè)試模式,并在必要時(shí),對(duì)大規(guī)模集成電路(LSI)進(jìn)行最高質(zhì)量的快速的測(cè)試。但他們發(fā)現(xiàn),如果沒(méi)有有效的方法來(lái)壓縮數(shù)據(jù)以適應(yīng)測(cè)試程序的存儲(chǔ)限制,提高將導(dǎo)致測(cè)試數(shù)據(jù)量劇烈增加。
 
三洋系統(tǒng)解決方案事業(yè)部總經(jīng)理Hiroyuki Oike 先生表示:“我們發(fā)現(xiàn),將DFT MAX工具添加到我們的Galaxy設(shè)計(jì)平臺(tái)流程中,可以滿足我們對(duì)高質(zhì)量目標(biāo)的追求。在全面評(píng)估了DFT MAX的片上壓縮功能之后,我們決定將其應(yīng)用于未來(lái)所有的LSI設(shè)計(jì)當(dāng)中?!?
 
三洋設(shè)計(jì)人員需要的解決方案不僅要滿足他們對(duì)數(shù)據(jù)壓縮的需求,同時(shí)還要像傳統(tǒng)的測(cè)試一樣實(shí)施起來(lái)簡(jiǎn)單易行。DFT MAX不僅簡(jiǎn)便易用,同時(shí)還可以與Galaxy設(shè)計(jì)平臺(tái)中的其它流程有效實(shí)現(xiàn)無(wú)縫整合,這大大加快了三洋設(shè)計(jì)人員向DFT MAX遷移的速度,并在兩個(gè)LSI數(shù)字設(shè)計(jì)中將測(cè)試數(shù)據(jù)量降低了90%以上。這兩個(gè)LSI設(shè)計(jì)分別為400萬(wàn)門級(jí)的通信處理芯片和200萬(wàn)門級(jí)的數(shù)字圖像處理芯片。對(duì)于這兩種設(shè)計(jì),DFT MAX僅需要追加0.1%和0.2%的門級(jí)用于壓縮處理。
 
三洋設(shè)計(jì)工程部的數(shù)字設(shè)計(jì)科長(zhǎng)Yuji Shiine先生表示:“我們之所以采用DFT MAX,是因?yàn)槲覀兛梢愿纳茝?fù)雜設(shè)計(jì)的質(zhì)量,縮短測(cè)試時(shí)間,并減少測(cè)試數(shù)據(jù)量。DFT MAX可以輕松地整合到我們?cè)械腄FT Compiler™ 流程中,遷移非常簡(jiǎn)便??傊?,我們?cè)诮窈髮⑼瑫r(shí)應(yīng)用DFT MAX及其它Galaxy解決方案中的工具,以持續(xù)改善我們產(chǎn)品的質(zhì)量和技術(shù)差異性?!?
 

Synopsys芯片設(shè)計(jì)解決方案部測(cè)試營(yíng)銷總監(jiān)Graham Etchells先生認(rèn)為:“三洋采用DFT MAX工具,使我們確實(shí)看到了市場(chǎng)對(duì)簡(jiǎn)便易用、快速實(shí)施并且不影響芯片物理實(shí)現(xiàn)的壓縮解決方案的需求,由于DFT MAX的簡(jiǎn)便易用和壓縮結(jié)果高可預(yù)知的特點(diǎn),能夠?yàn)槲覀兊目蛻袅⒓磶?lái)實(shí)質(zhì)性的投資回報(bào)。此外,由于DFT MAX在Galaxy工具集中具有的物理識(shí)別連接的優(yōu)勢(shì),其在芯片的物理實(shí)現(xiàn)方面所產(chǎn)生的時(shí)間和空間影響微乎其微,從而實(shí)現(xiàn)了快速的設(shè)計(jì)收斂。比較而言,需要連續(xù)邏輯的壓縮架構(gòu)則需要更多的迭代來(lái)完成時(shí)序收斂,因而延長(zhǎng)了整個(gè)設(shè)計(jì)周期?!?


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉