新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計應用 > CMOS器件抗靜電措施的研究

CMOS器件抗靜電措施的研究

作者: 時間:2012-06-14 來源:網(wǎng)絡(luò) 收藏

高壓靜電場靠近時,例如人體帶來高壓靜電場而用手摸裝的塑料管雖然人體沒有觸及的柵極管腳,但是電場是可以穿越過去的,因為電場是絕緣不了的,它只能用金屬板或金屬盒子來屏蔽,所以這個高壓靜電場在CMOS柵極氧化層的一個面上感應帶內(nèi)部電場,如果這個感應電場的強度超過了CMOS柵極的擊穿電壓,則CMOS柵極同樣會被擊穿而失效的。
如果CMOS受到靜電損傷而產(chǎn)生失效,那么失效有兩種結(jié)果:
1)當即損壞失效:
2)延遲失效,過幾個月或幾年后產(chǎn)生失效。
如果屬于當即失效,進行更換就能使整機工作正常,如果屬于延遲失效,這就麻煩大了,因為不知道何時失效,會給整機留下嚴重的隱患,但CMOS器件90%是延遲失效,這就對整機應用的可靠性影響太大。因為延遲失效問題目前還沒有辦法把它篩選掉,所以只能采取各種防御。

2 在線路設(shè)計上采取
為了提高印刷版以及整機的應用可靠性,在線路設(shè)計上采取各種來保護CMOS器件避免受到靜電損傷,這些保護措施主要放在一個系統(tǒng),一臺整機,或一塊制板上的“接口處”,即它們的輸入處和輸出處,因為這里最容易受到外界靜電的損傷。以下是各種方法:
1)增加限流電阻或泄放電阻的保護措施
增加限流電阻或泄放電阻的保護措施見圖2,在圖2中R1,R2及R5是限流電阻,對CMOS器件選0.2~10 kΩ左右,R3及R4及并聯(lián)的電容C1和C2對防靜電有好處。必須說明增加泄放電阻及電容后會影響輸入波形的,電容要小。

本文引用地址:http://m.butianyuan.cn/article/176960.htm

b.jpg


2)隔離保護措施
這里有幾種方案,把進入CMOS輸入端的靜電用各種方法隔離或吸收。
①采用射極跟隨器的隔離保護如圖3所示。

c.jpg



關(guān)鍵詞: 研究 措施 抗靜電 器件 CMOS

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉