GPS自適應(yīng)調(diào)零天線信號處理系統(tǒng)硬件設(shè)計(jì)

摘要 針對GPS抗干擾問題，常用手段是在信號處理系統(tǒng)中采用自適應(yīng)調(diào)零算法來實(shí)現(xiàn)抗干擾。結(jié)合該算法文中給出了一種信號處理系統(tǒng)的硬件實(shí)現(xiàn)方案。首先概述GPS自適應(yīng)調(diào)零天線的系統(tǒng)結(jié)構(gòu)，然后給出信號處理系統(tǒng)的硬件設(shè)計(jì)思路及其功能模塊的實(shí)現(xiàn)，最后通過實(shí)測數(shù)據(jù)驗(yàn)證硬件模塊可以滿足自適應(yīng)調(diào)零算法的要求。
關(guān)鍵詞 自適應(yīng)調(diào)零天線；硬件設(shè)計(jì)；信號處理系統(tǒng)；FPGA

GPS即全球定位系統(tǒng)(Global Positioning System)，是一個(gè)由覆蓋全球的24顆衛(wèi)星組成的衛(wèi)星系統(tǒng)，該系統(tǒng)可實(shí)現(xiàn)導(dǎo)航、定位、授時(shí)等功能。但GPS信號比較容易受敵方干擾，與之類似，未來我國的北斗二代衛(wèi)星導(dǎo)航系統(tǒng)也會(huì)遇到同樣的問題，現(xiàn)在研究GPS抗干擾系統(tǒng)對我國自身的衛(wèi)星導(dǎo)航技術(shù)發(fā)展具有重要的應(yīng)用價(jià)值。針對項(xiàng)目需求和背景，結(jié)合抗干擾調(diào)零算法，先給出了數(shù)字調(diào)零天線的系統(tǒng)結(jié)構(gòu)圖，然后詳細(xì)說明了信號處理系統(tǒng)及各個(gè)模塊的功能與選型，最后通過測試數(shù)據(jù)驗(yàn)證了信號處理系統(tǒng)的硬件設(shè)計(jì)滿足項(xiàng)目要求。

GPS抗干擾系統(tǒng)如采用數(shù)字調(diào)零天線，按信號輸出形式分為射頻輸出和中頻輸出兩種設(shè)計(jì)方案。由于當(dāng)前大量投入使用的普通GPS衛(wèi)星接收機(jī)未到淘汰年限，并且沒有抗干擾功能。如果采用射頻輸出的抗干擾調(diào)零天線方案，可以在保持原有接收機(jī)結(jié)構(gòu)條件下，僅替換射頻端就可以實(shí)現(xiàn)接收機(jī)的抗干擾功能，具有較高的經(jīng)濟(jì)效益；而最新開發(fā)的GPS接收機(jī)多采用數(shù)字調(diào)零中頻輸出方案，這種方案結(jié)構(gòu)簡單，實(shí)現(xiàn)難度低，質(zhì)量穩(wěn)定可靠。文中GPS抗干擾系統(tǒng)采用數(shù)字調(diào)零天線射頻輸出的方案，而中頻輸出方案則可通過修改射頻輸出方案來實(shí)現(xiàn)。
GPS數(shù)字調(diào)零天線主要包括射頻模塊和信號處理模塊。射頻模塊負(fù)責(zé)信號的放大和頻率轉(zhuǎn)換以及接口一致性，其中在射頻通道中包括上變頻射頻通道和下變頻射頻通道，下變頻部分是把輸入的L1頻率信號變頻到14 MHz中頻，而上變頻部分是把中頻信號變頻到L1頻率上去；信號處理模塊負(fù)責(zé)實(shí)現(xiàn)抗干擾調(diào)零算法及數(shù)據(jù)傳輸。

1 信號處理系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)
在信號處理系統(tǒng)硬件設(shè)計(jì)之前，需要明確信號處理系統(tǒng)的數(shù)據(jù)流向，首先由7路中頻模擬信號進(jìn)入信號處理系統(tǒng)，通過采樣把模擬信號轉(zhuǎn)換成數(shù)字信號，然后經(jīng)過下變頻芯片把中頻信號變?yōu)榛鶐盘?，電平轉(zhuǎn)換后送給FPGA實(shí)現(xiàn)抗干擾調(diào)零算法，最后由FPGA發(fā)出信號經(jīng)過電平轉(zhuǎn)換和上變頻，通過數(shù)模轉(zhuǎn)換變成中頻模擬信號送給射頻模塊。

1．1 信號處理器系統(tǒng)
信號處理器是信號處理系統(tǒng)中最重要的芯片，針對抗干擾調(diào)零算法運(yùn)算量大，并要求輸入數(shù)據(jù)同步的特點(diǎn)，一般有兩種主流解決方案：(1)使用多片通用可編程DSP作為信號處理芯片。(2)使用高性能FPGA作為信號處理芯片。通用多片DSP處理器的優(yōu)勢在于軟件容易修改且算法容易實(shí)現(xiàn)，而其硬件本身則沒有太大的靈活性。多片DSP同時(shí)處理數(shù)據(jù)，對整個(gè)系統(tǒng)的穩(wěn)定性提出了更高的要求，到達(dá)信號處理器的7路信號，每一路都有16位數(shù)據(jù)和1位時(shí)鐘，對于如此多的管腳要求，顯然DSP很難與之無縫連接。如果使用FPGA方案，由于FPGA有豐富的通用I／O管腳，很容易做到無縫連接，并且在FPGA中使用狀態(tài)機(jī)可以實(shí)現(xiàn)7路數(shù)據(jù)同步，滿足算法對數(shù)據(jù)同步的要求，高性能的FPGA是在原有的高密度邏輯宏單元基礎(chǔ)上嵌入了許多專用DSP硬件模塊，又滿足了算法對計(jì)算量的要求。