一種高PSR帶隙基準源的實現(xiàn)

　　本次設計的仿真基于ASMC的1 μm的高壓BCD工藝。

　　2.1 啟動仿真

　　圖4是工藝角為tt，t=27℃時的啟動仿真，此基準需要3 μs就可建立正常狀態(tài)，這是由于基準核心中的Cc1選取為比較小的2 pF的結果，這樣做的另一個結果就是中頻PSR有所降低，實際電路可根據(jù)需要選取Cc1的大小，如果需要中頻PSR較大，但對啟動時間要求較低時，可以選取大Cc1(如Cc1選取10pF，則最高PSR將降為-28dB，但啟動時間升至10μs)。LDO、ref、bg的啟動過程比較平穩(wěn)，沒有過沖現(xiàn)象。

　　MBC控制作用的簡述：在1μs時流過100μA的啟動電流，當LDO、ref、bg建立最低工作電壓后，啟動電路開始關斷過程，電流急劇減小，并最終在2μs時接近0A。整個電路正常運行時消耗的電流是266μA。

　　2.2 溫漂仿真

　　圖5為不同工藝角下的溫漂仿真。仿真結果表明，此電路可以達到ref-45 ppm、bg-7.5 ppm的低溫漂。實際電路存在器件的不匹配和誤差等，雖然達不到理論上的溫漂，但通過仔細布版、修調帶隙核心電路中Rc1、Rc2，可以達到較低的溫漂。

　　2.3 PSR的仿真

　　圖6為工藝角tt，vcc=8.5V，t=27℃時的PSR的仿真，此基準對電源干擾的抑制能力較強，4.75V輸出電壓在工作頻率60 k左右時的PSR達到了-75.1 dB，能有效抑制由半橋產(chǎn)生的震蕩;而且對來自數(shù)字部分的高頻震蕩也有較強的抑制能力。

　　表1為輸出電壓bg在不同工藝角下的PSR的仿真結果，本電路在不同工藝角下都能在高電源干擾的芯片中正常工作。

　　3 結論

　　此帶隙基準輸出的1.186 V電壓的低頻PSR為-145 dB，最高PSR為-36 dB，溫漂可以達到7.5 ppm，適用于電子鎮(zhèn)流器芯片。本設計還優(yōu)化了啟動部分，使新的帶隙基準可以在短時間內順利啟動。此電路根據(jù)需要還可以修改基準核心中的Rc3、Rc4，采用多段電阻分壓方式，以輸出多種參考電壓，方便靈活定制芯片。