串行A／D與FPGA在微型數(shù)據(jù)記錄儀中的應(yīng)用

摘要：以ADS8341為例，介紹了基于FPGA使用串行輸出A／D轉(zhuǎn)換器實(shí)現(xiàn)對(duì)多通道準(zhǔn)同步采樣的方法，邏輯控制方式FPGA相比程序流程式的單片機(jī)而言，運(yùn)行更為可靠，通過時(shí)序仿真和試驗(yàn)驗(yàn)證了該控制方法的正確性，系統(tǒng)體積小、集成度高，適用于容積小、功耗低的場合。
關(guān)鍵詞：AD8341；同步采樣；FPGA

0 引言
在現(xiàn)代電子技術(shù)應(yīng)用領(lǐng)域，A／D轉(zhuǎn)換器是模擬信號(hào)轉(zhuǎn)換數(shù)字信號(hào)的中介，數(shù)據(jù)采集系統(tǒng)中，一般由單片機(jī)或其他微控制器對(duì)高精度A／D轉(zhuǎn)換器進(jìn)行控制，通常采用軟件模擬A／D轉(zhuǎn)換器時(shí)序的方法，增加了CPU的負(fù)擔(dān)，降低了CPU的工作效率，現(xiàn)場可編程門陣列FPGA(Field Programmable GateArray)的高集成度和高速特性，使之相對(duì)于單片機(jī)和微控制器更適合用于高速A／D器件的采樣控制。另外，在電磁干擾較大的環(huán)境中，單片機(jī)會(huì)出現(xiàn)程序跑飛的問題，在利用看門狗復(fù)位的過程中，對(duì)采集的數(shù)據(jù)流而言，會(huì)存在數(shù)據(jù)的丟失問題。相對(duì)的，觸發(fā)沿或電平控制的FPGA，通過設(shè)計(jì)可靠的驅(qū)動(dòng)，系統(tǒng)采集數(shù)據(jù)更為可靠。
本文是以一個(gè)3通道低頻小型數(shù)據(jù)記錄儀為研究背景，設(shè)計(jì)了以Actel公司FPGA為控制器的系統(tǒng)，對(duì)串行輸出A／D轉(zhuǎn)換器ADS8341進(jìn)行控制，提高了系統(tǒng)集成度和穩(wěn)定性。

1 ADS8341功能介紹
ADS8341是Burr Brown公司推出的一款低功耗，高性能的4通道，16位A／D轉(zhuǎn)換器，其串行接口降低了系統(tǒng)開發(fā)的成本，SSOP-16的小體積封裝適合微型設(shè)備使用。
1．1 ADS8341的功能
CH0～CH3：4個(gè)通道為模擬輸入端，可以設(shè)置為單通道輸入方式，也可以構(gòu)成CH0-CH1，CH2-CH3，兩組差分輸入。
：引腳低電平有效，A／D轉(zhuǎn)換器進(jìn)入低功耗模式。
Vref：參考電壓輸入端。
DCLK：系統(tǒng)的外部時(shí)鐘輸入端，最高輸入為2．4 MHz，此時(shí)芯片A／D轉(zhuǎn)換速度達(dá)到最大值，為100 ksa／s。
：A／D轉(zhuǎn)換器的片選端，低電平有效，高電平時(shí)其他引腳呈高阻態(tài)。
DIN：串行數(shù)據(jù)輸入端，片選信號(hào)有效時(shí)，在DCLK的上升沿，串行數(shù)據(jù)按位輸入A／D。
DOUT：串行數(shù)據(jù)輸出端，片選信號(hào)有效時(shí)，在DCLK的下降沿，將A／D轉(zhuǎn)換后的數(shù)字信號(hào)按位輸出。
BUSY：片選有效時(shí)，A／D轉(zhuǎn)換器輸出一個(gè)時(shí)鐘周期高電平信號(hào)。
Vcc和GND引腳分別為電源和數(shù)字接地端。
1．2 ADS8341的控制宇及轉(zhuǎn)換時(shí)序
ADS8341的控制字如表1所示：

ADS8341的控制字為8位，S為起始標(biāo)志位，A2，A1，A0控制通道選擇，可以提供單通道或差分輸入方式不同通道選擇。*****高電平為單通道輸入方式，PD1，PD0為電源控制模式位，若為“11”，電源始終處于開啟模式。