計(jì)算機(jī)電源“白金”化

80+TM 和計(jì)算機(jī)產(chǎn)業(yè)拯救氣候行動計(jì)劃 (Climate Savers Computing) ™ 給計(jì)算機(jī)電源設(shè)立了一個強(qiáng)有力的效率標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)的“白金”級別規(guī)定計(jì)算機(jī)電源在 20% 額定負(fù)載狀態(tài)下必須有 90% 的效率，50% 額定負(fù)載時效率必須達(dá)到94%，而在 100% 負(fù)載時效率必須達(dá)到 91%。為了滿足這些標(biāo)準(zhǔn)，一些電源設(shè)計(jì)人員選擇使用一個具有同步整流的相移、全橋接 DC/DC 轉(zhuǎn)換器。這種拓?fù)浣Y(jié)構(gòu)是一種比較好的選擇，因?yàn)樗梢栽谥?FET 上實(shí)現(xiàn)零電壓開關(guān) (ZVS)。一種普遍使用的驅(qū)動同步整流器的方法是利用已經(jīng)存在的信號驅(qū)動主 FET。這樣做存在的唯一問題是要求主 FET 時滯，以實(shí)現(xiàn)零電壓開關(guān)。這會導(dǎo)致兩個同步整流器在快速續(xù)流期間同時關(guān)閉，從而允許過多的體二極管導(dǎo)電，最終降低系統(tǒng)效率。本文的目的是建議使用不同的時序，驅(qū)動這些同步整流器，從而減少體二極管導(dǎo)電并最終提高整體系統(tǒng)效率。

市場上有一些脈寬調(diào)制器 (PWM)，其設(shè)計(jì)目標(biāo)是用于控制相移、全橋接轉(zhuǎn)換器，而非驅(qū)動同步整流器 （QE 和 QF）。工程師們發(fā)現(xiàn)他們可以通過 PWM 控制器的控制信號OUTA和OUTB來控制同步 FET，這樣便可以在本應(yīng)用中使用這些控制器。圖 1 顯示了其中一款轉(zhuǎn)換器中的一個功能示意圖。

圖 1 同步整流改進(jìn)型相移、全橋接轉(zhuǎn)換器
問題
通過延遲H橋接（QA、QB、QC、QD）的 FET 導(dǎo)通，PWM 控制器有助于在這些轉(zhuǎn)換器中實(shí)現(xiàn) ZVS。FET QA 和 QB 導(dǎo)通和斷開轉(zhuǎn)換過渡之間的延遲 (tDelay) 會使同步 FET QE 和 Q F同時斷開，從而允許其主體二極管實(shí)施上述導(dǎo)電行為。下列方程式較好地估算了續(xù)流期間 QE 和 QF 的主體二極管傳導(dǎo)損耗：

其中 POUT 為輸出功率，VOUT 為輸出電壓，VD 為主體二極管的正向壓降，而 fs 為電感開關(guān)頻率。

QE 和 QF 的主體二極管傳導(dǎo)損耗 (PDiode) 過多會使設(shè)計(jì)達(dá)不到“白金”標(biāo)準(zhǔn)。更多詳情，請參見圖 1 和圖 2。如圖所示，OUTA 驅(qū)動 FET QA 和 QF，而 OUTB 驅(qū)動 FET QB 和 QE。V1 為 LOUT 和 COUT 濾波器網(wǎng)絡(luò)輸入的電壓，而 VQEd 和 VQFd 為相應(yīng)同步整流器 QE 和 QF 的電壓。

圖 2 圖 1 所示轉(zhuǎn)換器的時序圖