一種改進的增益增強共源共柵放大器的設計

摘要：設計了一種適用于流水線A／D轉(zhuǎn)換器的全差分跨導放大器，通過采用單端放大器的增益增強方法，使運算放大器即具有較高的直流增益，又有較小的面積及較好的版圖匹配性。通過對普通開關定容共模負反饋電路的改進，改善了建立時間減小了放大器輸出共模的抖動。電路采用SMIC 0．18μm CMOS工藝，并在Cadence下對電路及版圖進行了仿真，結(jié)果表明：小信號低頻電壓增益119．3 dB；單位增益帶寬378．1 MHz；相位裕度60°。
關鍵詞：流水線ADC；增益增強；跨導放大器；開關電容共模負反饋；版圖

0 引言
隨著集成電路技術的不斷發(fā)展，高性能的運算放大器廣泛應用于各種電路系統(tǒng)中，它成為模擬和混合信號集成電路設計的核心單元電路，其性能直接影響電路系統(tǒng)的整體性能。作為現(xiàn)代模擬集成電路的一個重要部分，A／D轉(zhuǎn)換器隨著集成電路技術的發(fā)展而發(fā)展。隨著數(shù)字無線電等理論的提出，高速高精度模數(shù)轉(zhuǎn)換器成為人們研究的目標，而這也為運算放大器提出了更高的要求。在傳統(tǒng)結(jié)構(gòu)越來越限制放大器指標的時候，Bult．K．提出的增益增強結(jié)構(gòu)能夠在不影響帶寬的前提下有效地提高運放的開環(huán)增益，使得設計高性能放大器變的更加容易。
本文設計了一種采用增益增強結(jié)構(gòu)的帶開關電容共模反饋的折疊式共源共柵跨導運算放大器，可用于流水線結(jié)構(gòu)的A／D中。出于對性能及版圖因素的考慮，采用了單端放大器作為增益提高輔助放大器。并通過改進共模負反饋電路，使得放大器輸出共模反饋電壓穩(wěn)定更快，抖動更小。本設計在Cadence環(huán)境下對運放的電路和版圖進行了仿真。結(jié)果表明，放大器的各項性能參數(shù)達到了理想的效果。

1 電路結(jié)構(gòu)的分析與設計
CMOS跨導運算放大器常用結(jié)構(gòu)有兩級放大結(jié)構(gòu)、套筒結(jié)構(gòu)和折疊共源共柵結(jié)構(gòu)等形式。兩級放大結(jié)構(gòu)的運放電路結(jié)構(gòu)雖然具有高增益、高擺幅等優(yōu)點，但由于每一級至少引入一個極點，為了保障整個放大器的相頻特性滿足要求，需要額外的頻率補償電路，從而提升了放大器的電流和功耗，限制了放大器帶寬，同時降低了放大器速度，因此不能滿足本設計中對于運放帶寬和速度的要求。套筒式結(jié)構(gòu)雖然具有較高的增益、較好頻率特性及較低功耗，但是受到結(jié)構(gòu)限制，其輸出擺幅和共模輸入范圍小，不滿足設計要求。折疊式共源共柵結(jié)構(gòu)針對套筒結(jié)構(gòu)輸出擺幅小的缺點進行改進，通過增加電路支數(shù)，提高功耗，在提供較高的增益前提下，又滿足了大帶寬、高擺幅和高速的要求。通過對折疊共源共柵結(jié)構(gòu)應用增益增強技術，可以在不影響信號帶寬、壓擺率和相位特性的情況下進一步提高電路直流增益。因此，針對本設計的特殊要求，選取了應用增益增強技術的折疊式共源共柵結(jié)構(gòu)。
1．1 主運放電路
本文設計的折疊共源共柵運算放大器如圖1所示。M0，M1為差分輸入對管；M2為差分對管恒流源；M4，M5為電流源；M6，M7為共柵管；M8，M10，M58，M59為共源共柵電流源負載。由于NMOS管的載流子遷移率更高，采用NMOS管作差分輸入級可提高運放增益和帶寬。