集成電路測(cè)試儀電源電路的仿真設(shè)計(jì)研究與應(yīng)用

0 引 言
集成電路測(cè)試儀可用來(lái)測(cè)量集成電路的好壞，在電子實(shí)驗(yàn)室中應(yīng)用廣泛。在實(shí)際使用中，發(fā)現(xiàn)部分廠家生產(chǎn)的測(cè)試儀存在一些問(wèn)題，如電網(wǎng)電壓波動(dòng)或負(fù)載加重后容易出現(xiàn)死機(jī)或復(fù)位不正?，F(xiàn)象，這對(duì)實(shí)驗(yàn)進(jìn)程和實(shí)驗(yàn)室管理有很大影響，也是困擾實(shí)驗(yàn)指導(dǎo)老師的常見(jiàn)問(wèn)題，必須予以解決。本文通過(guò)某一種測(cè)試儀電源電路的改進(jìn)的試驗(yàn)，會(huì)給實(shí)驗(yàn)室管理者以借鑒。
在電路設(shè)計(jì)中用到EDA(Electronics Design Au-tomation，電子設(shè)計(jì)自動(dòng)化)技術(shù)。在進(jìn)行電路改進(jìn)前，從電路參數(shù)設(shè)計(jì)，電路功能仿真驗(yàn)證等都在計(jì)算機(jī)上先用EDA軟件完成，不但縮短了電路設(shè)計(jì)時(shí)間，而且大大地節(jié)約了成本。
EDA技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展應(yīng)運(yùn)而生的一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化工具。它經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)(Computer Assist De-sign，CAD)、計(jì)算機(jī)輔助工程設(shè)計(jì)(Computer Assist Engineering Design，CAE)和電子設(shè)計(jì)自動(dòng)化(Elec-tronic Design Automation，EDA)三個(gè)發(fā)展階段。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：用軟件的方式設(shè)計(jì)硬件；用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的；對(duì)設(shè)計(jì)電路功能是否正確可進(jìn)行仿真分析。
目前流行的EDA軟件有Protel 99 SE，EWB，Multisim，PSpice等幾種。本文運(yùn)用Protell 99 SE中的Advanced SIM 99仿真功能對(duì)所改進(jìn)的電路進(jìn)行仿真和應(yīng)用。

1 EDA仿真在測(cè)試儀電源電路設(shè)計(jì)中的應(yīng)用
學(xué)校電工電子實(shí)驗(yàn)室有多臺(tái)LM-800C數(shù)字集成電路測(cè)試儀，在使用中有時(shí)會(huì)出現(xiàn)死機(jī)，復(fù)位不正常現(xiàn)象。通過(guò)研究，發(fā)現(xiàn)電源電路存在問(wèn)題：電源擴(kuò)展能力差，帶負(fù)載能力弱。筆者根據(jù)其PCB(Printed Circuit Board，印制電路板)繪制出其電源電路原理圖，如圖1所示。

圖1中，78M05為5 V三端穩(wěn)壓器，RL為測(cè)試儀負(fù)載，實(shí)際上是待測(cè)集成電路。