在μC/OS―II上實(shí)現(xiàn)動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)
摘要 為了實(shí)現(xiàn)嵌入式實(shí)時(shí)操作系統(tǒng)對(duì)DVS的支持,本文在分析軟硬件兩方面節(jié)能原理的基礎(chǔ)上,提出了一個(gè)在實(shí)際應(yīng)用中實(shí)現(xiàn)DVS的通用模型。該模型在μC/0S―II上得到了具體的實(shí)現(xiàn)。實(shí)現(xiàn)后的μC/OS―II被移植到支持離散頻率調(diào)整的開(kāi)發(fā)板W90P710上。實(shí)驗(yàn)結(jié)果表明,改進(jìn)后的μC/OS―II節(jié)能效果顯著。
關(guān)鍵詞 電源管理 動(dòng)態(tài)電壓調(diào)整 節(jié)能技術(shù) 低功耗 μC/OS―II
引 言
現(xiàn)代社會(huì)中,便攜式系統(tǒng)(如手機(jī)和個(gè)人媒體播放器)正在演變成綜合性多媒體和通信系統(tǒng)。新的應(yīng)用程序,如游戲、數(shù)字電視、高速I(mǎi)nternet,已經(jīng)成為終端用戶產(chǎn)品中的一項(xiàng)普通功能。然而,復(fù)雜的功能需要功能強(qiáng)大的處理器,如智能手機(jī)中已集成了模擬基帶、數(shù)字基帶、圖像處理器和CPU等多個(gè)分處理器,但這些分處理器并不是任何時(shí)刻都是滿負(fù)載運(yùn)轉(zhuǎn)的,它們?cè)诤芏鄷r(shí)候都處于閑置狀態(tài)。因此,對(duì)于依靠電池供電的便攜式設(shè)備,如何根據(jù)系統(tǒng)的工作狀態(tài)調(diào)整各個(gè)處理器的功耗水平從而節(jié)省電能便成了一個(gè)普遍關(guān)注的問(wèn)題。
μC/OS―II作為一個(gè)源碼公開(kāi)的嵌入式實(shí)時(shí)操作系統(tǒng),可以支持64個(gè)任務(wù),同時(shí)支持信號(hào)量、消息隊(duì)列、郵箱等多種常用的進(jìn)程間通信方式。該操作系統(tǒng)用ANSI C語(yǔ)言書(shū)寫(xiě),程序可讀性強(qiáng),移植性好,可裁減,并已在通信、電子、自動(dòng)化等領(lǐng)域的嵌入式設(shè)備中獲得了廣泛的應(yīng)用,但是它的內(nèi)核并不支持DVS(Dynamic Voltage Scaling)管理。本文在遵循可移植、可裁減的前提下,對(duì)其進(jìn)行了改進(jìn),使其可以支持動(dòng)態(tài)的離散電壓管理,保證μC/OS―II在新要求下的應(yīng)用,使嵌入式設(shè)備的電量能夠得到充分的使用。
1 DVS在μC/OS―II上應(yīng)用的理論基礎(chǔ)
1.1 DVS應(yīng)用的硬件基礎(chǔ)
動(dòng)態(tài)電壓調(diào)節(jié)技術(shù)(DVS)是這樣一種技術(shù):在保證系統(tǒng)任務(wù)完成的情況下,使處理器運(yùn)行在盡可能低的電壓上。它的基本思想是,當(dāng)系統(tǒng)需要完成大量計(jì)算任務(wù)時(shí),提高處理器的電壓以增加其處理速度;而當(dāng)系統(tǒng)任務(wù)較少或處于空閑狀態(tài)時(shí),降低處理器的電壓,這樣既可以保證系統(tǒng)任務(wù)的按時(shí)完成,同時(shí)又可降低處理器的能量消耗。該節(jié)能技術(shù)的理論依據(jù)來(lái)自于對(duì)處理器功耗的定義:
其中:E為處理器的功耗,V為處理器的電壓,fclk為處理器的頻率,lLcak為漏電流;α和C為常數(shù),分別表示門(mén)電路的電能轉(zhuǎn)換效率和門(mén)電路在整個(gè)設(shè)備中所占的比例;tTask表示系統(tǒng)中任務(wù)的個(gè)數(shù)。根據(jù)式(1)可知,通過(guò)降低處理器的電壓和頻率,可以減少處理器對(duì)電能的消耗。由于在實(shí)際應(yīng)用中,程序能夠直接控制的是處理器的頻率,處理器的電壓會(huì)根據(jù)處理器頻率的變化自動(dòng)變化。一般來(lái)說(shuō),處理器的電壓會(huì)隨著頻率的降低而降低,因此,動(dòng)態(tài)電壓技術(shù)實(shí)際上是對(duì)頻率的調(diào)整。本文中如不作特別聲明,調(diào)整頻率即意味調(diào)整電壓。
1. 2 DVS應(yīng)用的軟件基礎(chǔ)
由于μC/OS―II是一個(gè)基于優(yōu)先級(jí)的搶占式任務(wù)調(diào)度內(nèi)核,為了保證低優(yōu)先級(jí)任務(wù)能夠得到處理器的執(zhí)行,本文假定系統(tǒng)中用戶定義的所有任務(wù)都遵循如下的結(jié)構(gòu):
假設(shè)系統(tǒng)里有兩個(gè)任務(wù):一個(gè)任務(wù)的執(zhí)行時(shí)間為0.5 s,周期為10 s;另一個(gè)任務(wù)的執(zhí)行時(shí)間為1 s,周期為5 s。這兩個(gè)任務(wù)的調(diào)度過(guò)程如圖l所示,這時(shí)系統(tǒng)中存在大量的松弛時(shí)間。
如果在程序運(yùn)行過(guò)程中降低處理器的頻率,處理器的運(yùn)行電壓也會(huì)因此變低。當(dāng)處理器的頻率變化為最高頻率的1/4時(shí),其任務(wù)調(diào)度過(guò)程如圖2所示。
由圖2可以知道,當(dāng)處理器的頻率變化為正常的1/4時(shí),系統(tǒng)任務(wù)仍然可以正常運(yùn)行。這時(shí),處理器的電壓下降了,根據(jù)式(1),處理器的功耗也降低了。
從上面的分析可以看出,正是由于μC/OS―II采用了基于優(yōu)先級(jí)搶占的調(diào)度策略,每個(gè)任務(wù)執(zhí)行一段時(shí)間之后,都會(huì)主動(dòng)放棄CPU的使用,從而使低優(yōu)先級(jí)的任務(wù)能夠得到執(zhí)行。同時(shí),由于任務(wù)放棄CPU進(jìn)行延時(shí)操作,任務(wù)間會(huì)因此而產(chǎn)生松弛時(shí)間,而DVS功能就是利用這段松弛時(shí)問(wèn),降低處理器的執(zhí)行速度而完成任務(wù)的。本文研究的重點(diǎn)就是改進(jìn)μC/OS―II,使它能夠根據(jù)系統(tǒng)中任務(wù)運(yùn)行產(chǎn)生的松弛時(shí)間的情況,自動(dòng)設(shè)置處理器的頻率,降低電壓,從而降低處理器的功耗。
評(píng)論