英特爾公布65nm制程技術(shù)內(nèi)容

英特爾日前公布了將用於生下一代微處理器的65nm半導(dǎo)體制造技術(shù)的詳情，此技術(shù)將用於多核心架構(gòu)的處理器，并定於2005年開始量，將由300mm晶圓半導(dǎo)體制造廠負(fù)責(zé)生。

根據(jù)英特爾公布的技術(shù)內(nèi)容，作運(yùn)行速度指標(biāo)的電晶體柵長(zhǎng)35nm，比90nm制程縮短了約30%，電晶體柵氧化膜的厚度1.2nm。作高密度指標(biāo)的柵間隔（接觸柵間隔）220nm，也比90nm制程縮短了約30%。為了同時(shí)提高密度和性能，布線層數(shù)8層，比90nm制程的布線層數(shù)多1層。布線層之間的絕緣膜使用了涂有碳的氧化膜類low-k材料。

英特爾使用這項(xiàng)制造技術(shù)，試了儲(chǔ)存容量70Mbit的大容量SRAM，并證實(shí)完全可以正常工作。英特爾表示，該公司今後仍將每2年完成一次制造技術(shù)的更新?lián)Q代，摩爾定律仍將長(zhǎng)期適用下去。

本文由 CTIMES 同意轉(zhuǎn)載，原文鏈接:http://www.ctimes.com.tw/DispCols/cn/65nm/Intel/%E5%BE%AE%E5%A4%84%E7%90%86%E5%99%A8/0409011650V1.shtmll