基于全耗盡平面晶體管技術的NovaThor平臺設計
隨著智能手機功能最近不斷升級演化,消費者的期望值日益攀升。速度更快的多核高主頻CPU處理器、令人震撼的3D圖形、全高清多媒體和高速寬帶現(xiàn)已成為高端手機的標配。同時,消費者還期望手機纖薄輕盈,電池續(xù)航能力至少與以前的手機持平。對于手機廠商和設計人員來說,消費者的期望意味著移動芯片需具備優(yōu)異的性能,同時兼具低成本和低功耗。全耗盡平面晶體管技術 (FD-SOI:Fully Depleted Silicon on Insulator),是滿足這些需求的最佳解決方案。 在2012年移動通信世界大會上(Mobile World Congress),意法。愛立信首席執(zhí)行官Didier Lamouche證實我們的下一代NovaThor平臺,即NovaThorL8540的后續(xù)產品,將采用28nm FD-SOI制造工藝。 FD-SOI技術目前已經可供芯片開發(fā)使用,該技術將會使28nm工藝制程的芯片產品在性能和功耗方面有顯著的提升。因為工藝復雜程度相對較低,F(xiàn)D-SOI解決了制程升級、泄漏電流和可變性等問題,能夠將CMOS制程節(jié)點進一步降至28nm或28nm以下。 像FinFET技術一樣,F(xiàn)D-SOI最初是為20nm節(jié)點及以下開發(fā)設計的,能夠突破傳統(tǒng)體效應CMOS制程升級的限制因素,例如,高泄漏電流和終端設備多樣性的難題;但是,又與FinFET技術不同,F(xiàn)D-SOI保留了傳統(tǒng)體效應CMOS工藝的平面結構復雜度相對較低的優(yōu)點,這可加快工藝開發(fā)和量產速度,降低現(xiàn)有設計的遷移難度。意法愛立信、意法半導體、Leti 和Soitec的技術合作讓我們能夠在28nm技術節(jié)點發(fā)揮FD-SOI的優(yōu)勢:先進性能、具有競爭力的處理速度/泄漏電流比和優(yōu)化能效。 在寬電壓范圍內性能領先 下圖比較了在慢工藝角(SS)和環(huán)境溫度最惡劣時ARM Cortex-A9 CPU內核的一個特定關鍵通道能夠達到的最高頻率-Vdd電源電壓曲線。 每條曲線代表一個特定的28nm制程: .28HP-LVT是用于移動設備的高性能體效應CMOS工藝,瞄準高性能移動設備CPU,具有處理速度快和柵極氧化層薄的特點,因此,從可靠性看, Vdd 過驅動能力有限(~1.0V)。 .28LP-LVT 是一種低功耗的體效應CMOS 工藝,過去用于低功耗移動應用,LP 基于柵氧化層更厚的晶體管,支持更高的過驅動電壓(高達1.3V)。 .28FDSOI-LVT是意法半導體開發(fā)的28nm FD-SOI工藝,柵極結構與28LP相似,也支持1.3V過驅動電壓。 在這三種工藝中,只考慮低壓閾值(LVT),因為處在這樣的電壓下時處理性能最高。 1.首先觀察到的是,在標稱電壓(HP=0.9V,LP=1.0V,FD-SOI=1.0V)時,F(xiàn)D-SOI的峰值性能與HP工藝相似;在Vdd電壓相同時,性能比LP高35%. 2.此外,隨著Vdd 電壓升高,F(xiàn)D-SOI的性能進一步提高,而 HP 工藝無法承受更高的電壓,因此,前者的綜合峰值性能高于后者。 3.在工作電壓過低時,如Vdd=0.6V, LP將無法運行或性能很低;FD-SOI與HP工藝相當甚至高于HP工藝,但是前者的泄漏電流和動態(tài)功耗要比后者低很多,我將在后面的內容中給予說明。 4.相比體效應CMOS工藝,F(xiàn)D-SOI的工藝可變性低,在適合CPU處理非密集型任務的頻率(200MHz-300MHz)時,能夠支持更低的工作電壓(最低0.5V),例如,硬件加速音、視頻播放。
評論