新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > 基于OrCAD/PSpice的晶體振蕩電路設(shè)計仿真

基于OrCAD/PSpice的晶體振蕩電路設(shè)計仿真

作者: 時間:2012-10-21 來源:網(wǎng)絡(luò) 收藏

摘要:通過對電容三點式振蕩電路和石英器等效電路的計算分析,設(shè)計并改進(jìn)了石英器電路。在環(huán)境中完成了電路的時域和頻域仿真分析,對影響振蕩電路起振特性的因素進(jìn)行了探討,進(jìn)一步驗證了電路仿真設(shè)計的合理性和可靠性。給出了發(fā)生電路的振蕩、穩(wěn)幅波形,測量了振蕩周期和振蕩頻率,并與理論值做出比較。結(jié)果表明,設(shè)計的振蕩電路波形好,振蕩頻率穩(wěn)定,易于實現(xiàn),可廣泛應(yīng)用于工程設(shè)計領(lǐng)域。
關(guān)鍵詞:;正弦波;石英器;電路仿真

0 引言
隨著微電子、計算機(jī)技術(shù)的快速發(fā)展,電子產(chǎn)品開發(fā)都實現(xiàn)了電子設(shè)計自動化。Cadence公司的/PSpice就是其中功能強(qiáng)大的一種專用電路仿真軟件;它可對給定參數(shù)的復(fù)雜電路進(jìn)行直流、交流分析、瞬態(tài)分析、參數(shù)掃描和蒙特卡羅分析等,在初級階段進(jìn)行功能和性能的驗證。本文以具體的振蕩電路對PSpice仿真過程作深入探討,對電子電路特性進(jìn)行仿真分析,為電路優(yōu)化設(shè)計提供可靠的理論依據(jù)。

1 電容三點式振蕩電路
圖1為利用反饋原理設(shè)計的電容三點式振蕩電路,又稱科爾皮茲(Colpitts)振蕩器。圖中晶體管放大電路構(gòu)成主網(wǎng)絡(luò),直流電源對電路提供偏置,LC并聯(lián)諧振回路構(gòu)成正反饋選頻網(wǎng)絡(luò)。其中C1,C2和Ce分別為高頻耦合電容和旁路電容;C3,C4為回路電容;L是回路電感;C4端接回基極構(gòu)成正反饋,反饋系數(shù)F=C3/C4。在不考慮寄生參數(shù)的情況下,據(jù)正弦振蕩的相位條件,振蕩頻率(單位:MHz)為:
a.JPG
在Capture CIS中繪制電路原理圖,各元件參數(shù)如圖1所示,對電路瞬態(tài)分析,進(jìn)行時域仿真,仿真時間選擇5μs,設(shè)置Maximum step為10 ns,執(zhí)行仿真命令,在Probe中可清晰地看到電路的起振過程和光滑的輸出波形,起振時間約為1.0μs,如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/185632.htm

b.JPG


剛接通電源時電路中存在各種寬頻譜擾動,頻率近似為LC選頻網(wǎng)絡(luò)諧振頻率的分量才能通過反饋網(wǎng)絡(luò)產(chǎn)生反饋電壓;經(jīng)線性放大和反饋不斷循環(huán),振蕩電壓不斷增大。但晶體管線性范圍有限,隨著振幅增大放大器逐漸進(jìn)入飽和或截止區(qū),增益逐漸下降;當(dāng)環(huán)路增益下降到1時,振幅停止增長,振蕩電路達(dá)到平衡,進(jìn)入等幅振蕩狀態(tài)。
由圖可知,T=4.902-4.811=0.091 μs,f0=1/T≈10.98 MHz。與理論計算值比較,頻率失真主要是因為電路非理想特性的影響,如晶體管內(nèi)部參數(shù)、分布電容、分布電感等。

lc振蕩電路相關(guān)文章:lc振蕩電路原理

上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉