DSP電磁的兼容性問題簡(jiǎn)析
1 引言
本文引用地址:http://m.butianyuan.cn/article/185639.htm自從20世紀(jì)80年代初期第一片數(shù)字信號(hào)處理器芯片(DSP)問世以來,DSP就以數(shù)字器件特有的穩(wěn)定性、可重復(fù)性、可大規(guī)模集成、特別是可編程性和易于實(shí)現(xiàn)自適應(yīng)處理等特點(diǎn),給數(shù)字信號(hào)處理的發(fā)展帶來了巨大機(jī)遇,應(yīng)用領(lǐng)域廣闊。但由于DSP是一個(gè)相當(dāng)復(fù)雜、種類繁多并有許多分系統(tǒng)的數(shù)、?;旌舷到y(tǒng),所以來自外部的電磁輻射以及內(nèi)部元器件之間、分系統(tǒng)之間和各傳輸通道間的竄擾對(duì)DSP及其數(shù)據(jù)信息所產(chǎn)生的干擾,己嚴(yán)重地威脅著其工作的穩(wěn)定性、可靠性和安全性[1]。據(jù)統(tǒng)計(jì),干擾引起的DSP事故占其總事故的90%左右。同時(shí)DSP又不可避免地向外輻射電磁波,對(duì)環(huán)境中的人體、設(shè)備產(chǎn)生干擾、妨礙或損傷。并且隨著DSP運(yùn)算速度的提高,能夠?qū)崟r(shí)處理的信號(hào)帶寬也大大增加,它的研究重點(diǎn)也轉(zhuǎn)到了高速、實(shí)時(shí)應(yīng)用方面。但正是這樣,它的電磁兼容性問題也就越來越突出了,本文在DSP的電磁兼容性問題方面進(jìn)行了一些探討。
2 DSP硬件方面的電磁兼容性
電磁兼容性(EMC)包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。假若干擾不能完全消除,也要使干擾減少到最小。如果一個(gè)DSP系統(tǒng)符合下面三個(gè)條件,則該系統(tǒng)是電磁兼容的。(1) 對(duì)其它系統(tǒng)不產(chǎn)生干擾;(2) 對(duì)其它系統(tǒng)的發(fā)射不敏感;(3) 對(duì)系統(tǒng)本身不產(chǎn)生干擾。
2.1 DSP中的干擾主要來源
電磁干擾是通過導(dǎo)體或通過輻射產(chǎn)生的,很多電磁發(fā)射源,如光照、繼電器、DC 電機(jī)和日光燈都可引起干擾。AC電源線、互連電纜、金屬電纜和子系統(tǒng)的內(nèi)部電路也都可能產(chǎn)生輻射或接收到不希望的信號(hào)。在高速數(shù)字電路中,時(shí)鐘電路通常是寬帶噪聲的最大產(chǎn)生源。在快速DSP系統(tǒng)中,這些電路可產(chǎn)生高達(dá)300MHz 的諧波失真信號(hào),在系統(tǒng)中應(yīng)該把它們除掉。在數(shù)字電路中,最容易受影響的是復(fù)位線、中斷線和控制線。
2.2 DSP中的傳導(dǎo)性干擾
一種最明顯能引起電路噪聲的傳播路徑是經(jīng)過導(dǎo)體。一條穿過噪聲環(huán)境的導(dǎo)線可撿拾噪聲,并把噪聲送到另外電路而引起干擾。設(shè)計(jì)人員必須避免導(dǎo)線撿拾噪聲,如噪聲通過電源線進(jìn)入電路后,若電源本身或連接到電源的其它電路是干擾源,則在電源線進(jìn)入電路之前必須對(duì)其去耦。
2.3 DSP中的共阻抗耦合問題
當(dāng)來自兩個(gè)不同電路的電流流經(jīng)一個(gè)公共阻抗時(shí)就會(huì)產(chǎn)生共阻抗耦合。阻抗上的壓降由兩個(gè)電路決定。來自兩個(gè)電路的地電流流經(jīng)共地阻抗,電路 1的地電位被地電流2調(diào)制,噪聲信號(hào)或DC補(bǔ)償經(jīng)共地阻抗從電路2耦合到電路1。
2.4 DSP中的輻射耦合問題
經(jīng)輻射產(chǎn)生的耦合通稱串?dāng)_。串?dāng)_是由電流流經(jīng)導(dǎo)體時(shí)產(chǎn)生的電磁場(chǎng)引起的,電磁場(chǎng)會(huì)在鄰近的導(dǎo)體中感應(yīng)出瞬態(tài)電流。
2.5 DSP中的輻射現(xiàn)象
輻射有兩種基本類型:差分(DM)和共模(CM)兩種模式。共模輻射或單極天線輻射是由無意的壓降引起的,它使電路中所有的地連接抬高到系統(tǒng)地電位之上。就電場(chǎng)大小而言,CM輻射是比 DM輻射更為嚴(yán)重的問題。為使CM輻射最小,必須用切合實(shí)際的設(shè)計(jì)使共模電流降到零。
2.6 影響EMC的因數(shù)
(1)電壓:電源電壓越高,意味著電壓振幅越大而發(fā)射就更多,而低電源電壓影響敏感度。
(2)頻率:高頻信號(hào)與周期性信號(hào)會(huì)產(chǎn)生更多的輻射。在高頻數(shù)字系統(tǒng)中,當(dāng)器件處于開關(guān)狀態(tài)時(shí)將產(chǎn)生電流尖峰信號(hào);在模擬系統(tǒng)中,當(dāng)負(fù)載電流變化時(shí)也將產(chǎn)生電流尖峰信號(hào)。
(3)接地:在電路設(shè)計(jì)中,沒有比采用可靠和完美的地線連接方式更重要的事情了,在所有EMC問題中,大部分問題是由不適當(dāng)?shù)慕拥匾鸬摹S袉吸c(diǎn)、多點(diǎn)和混合三種信號(hào)接地方法。在頻率低于1MHz時(shí)可采用單點(diǎn)接地方法;在高頻應(yīng)用中,最好采用多點(diǎn)接地;混合接地是低頻用單點(diǎn)接地和高頻用多點(diǎn)接地方法的結(jié)合。但高頻數(shù)字電路和低電平模擬電路的地回路絕對(duì)不能混合。
(4)PCB設(shè)計(jì):適當(dāng)?shù)挠∷㈦娐钒?PCB)布線對(duì)防止電磁干擾至關(guān)重要。
(5)電源去耦:當(dāng)器件開關(guān)時(shí),在電源線上會(huì)產(chǎn)生瞬態(tài)電流,必須衰減和濾掉這些瞬態(tài)電流,來自高di /dt源的瞬態(tài)電流導(dǎo)致地和線跡“發(fā)射”電壓。高d i/dt產(chǎn)生大范圍高頻電流,激勵(lì)部件和纜線輻射,流經(jīng)導(dǎo)線的電流變化和電感會(huì)導(dǎo)致壓降,減小電感或電流隨時(shí)間的變化可使該壓降最小。
2.7 DSP的硬件降噪技術(shù)
2.7.1 板結(jié)構(gòu)、線路安排方面的降噪技術(shù)
(1)采用地和電源平板;(2)平板面積要大,以便為電源去耦提供低阻抗;(3)使表面導(dǎo)體最少;(4)采用窄線條(4到8密耳)以增加高頻阻尼和降低電容耦合;(5)分開數(shù)字、模擬、接收器、發(fā)送器地/電源線;(6)根據(jù)頻率和類型分隔PCB上的電路;(7)不要切痕PCB,切痕附近的線跡可能導(dǎo)致不希望的環(huán)路;(8)采用疊層結(jié)構(gòu)是對(duì)大多數(shù)信號(hào)整體性問題和EMC問題的最好防范措施,它能夠做到對(duì)阻抗的有效控制,其內(nèi)部的走線可形成易懂和可預(yù)測(cè)的傳輸線結(jié)構(gòu)。且要密封電源和地板層之間的線跡;(9)保持相鄰激勵(lì)線跡之間的間距大于線跡的寬度以使串?dāng)_最小;(10)時(shí)鐘信號(hào)環(huán)路面積應(yīng)盡量小;(11)高速線路和時(shí)鐘信號(hào)線要短且要直接連接;(12)敏感的線跡不要與傳輸高電流快速開關(guān)轉(zhuǎn)換信號(hào)的線跡并行;(13)不要有浮空數(shù)字輸入,以防止不必要的開關(guān)轉(zhuǎn)換和噪聲產(chǎn)生;(14)避免在晶振和其它固有噪聲電路下面有供電線跡;(15)相應(yīng)的電源、地、信號(hào)和回路線跡要平行布景,以消除噪聲;(16)使時(shí)鐘線、總線和片使能端與輸入/輸出線和連接器分隔開來;(17)使路線時(shí)鐘信號(hào)與I/O信號(hào)處于正交位置;(18)為使串?dāng)_最小,線跡用直角交叉和散置地線;(19)保護(hù)關(guān)鍵線跡(用4密耳到8密耳線跡以使電感最小,路線緊靠地板層,板層之間夾層結(jié)構(gòu),保護(hù)夾層的每一邊都有地)。
2.7.2 采用濾波技術(shù)降噪方法
(1)對(duì)電源線和所有進(jìn)入PCB的信號(hào)進(jìn)行濾波,在IC的每一個(gè)點(diǎn)引腳處用高頻低電感陶瓷電容(14MHz用0.1 mF,超過15MHz用0.01mF)進(jìn)行去耦;(2)旁路模擬電路的所有電源供電和基準(zhǔn)電壓引腳;(3)旁路快速開關(guān)器件;(4)在器件引線處對(duì)電源/ 地去耦;(5)用多級(jí)濾波來衰減多頻段電源噪聲;(6)把晶振安裝嵌入到板上并且接地;(7)在適當(dāng)?shù)牡胤郊悠帘?(8)安排鄰近地線緊靠信號(hào)線,以便更有效地阻止出現(xiàn)新的電場(chǎng);(9)把去耦線驅(qū)動(dòng)器和接收器適當(dāng)?shù)胤胖迷诰o靠實(shí)際的I/O接口處,這可降低PCB與其它電路的耦合,并使輻射和敏感度降低;(10)對(duì)有干擾的引線進(jìn)行屏蔽和絞在一起,以消除PCB上的相互耦合;(11)在感性負(fù)載上加箝位二極管。
3 DSP軟件設(shè)計(jì)時(shí)應(yīng)采取的措施
軟件方面的干擾主要表現(xiàn)在以下幾個(gè)方面:(1)不正確的算法產(chǎn)生錯(cuò)誤的結(jié)果,最主要的原因是由于計(jì)算機(jī)處理器中的程序指數(shù)運(yùn)算是近似計(jì)算,產(chǎn)生的結(jié)果有時(shí)有較大的誤差,容易產(chǎn)生誤動(dòng)作;(2)由于計(jì)算機(jī)的精度不高,而加減法運(yùn)算時(shí)要對(duì)階,大數(shù)“吃掉”了小數(shù),產(chǎn)生了誤差積累,導(dǎo)致下溢的出現(xiàn),也是噪聲的來源之一;(3)由于硬件方面的干擾引起的計(jì)算機(jī)出現(xiàn)的諸如:程序計(jì)數(shù)器PC值變化、數(shù)據(jù)采集誤差增大、控制狀態(tài)失靈、RAM數(shù)據(jù)受干擾發(fā)生變化以及系統(tǒng)出現(xiàn)“死鎖”等現(xiàn)象。
3.1 采用攔截失控程序的方法
(1)在程序設(shè)計(jì)時(shí)應(yīng)多采用單字節(jié)指令,并在關(guān)鍵處插入一些空操作指令,或?qū)⒂行巫止?jié)指令重復(fù)幾次,這樣可保護(hù)其后的指令不被拆散,使程序運(yùn)行走上正軌;(2)加入軟件陷阱:當(dāng)PC值失控使程序失控后,CPU進(jìn)入非程序區(qū),這時(shí)可用一條引導(dǎo)指令,強(qiáng)迫程序進(jìn)入初始入口狀態(tài),進(jìn)入程序區(qū),可每隔一段設(shè)置一個(gè)陷阱;(3)軟件復(fù)位:當(dāng)程序“走飛”時(shí),運(yùn)行監(jiān)視系統(tǒng),使系統(tǒng)自動(dòng)復(fù)位而重新初始化。
3.2 設(shè)立標(biāo)志判斷
定義某單元為標(biāo)志,在模塊主程序中把該單元的值設(shè)為某個(gè)特征值,然后在主程序的最后判斷該單元的值是否不變,若不同了則說明有誤,程序就轉(zhuǎn)入錯(cuò)誤處理子程序。
評(píng)論