共模反饋環(huán)路穩(wěn)定性分析及電路設(shè)計

　　即可保證共模外環(huán)的穩(wěn)定。

　　聯(lián)系式(3)、(5)、(1 0)，可以得到該拓?fù)浣Y(jié)構(gòu)共模環(huán)路的穩(wěn)定條件如下：

　　(1)運放的差模開環(huán)穩(wěn)定；

　　(2)AFB(0)、Ab(0)與A1(0)滿足相位相差180°、絕對值近似相等：

　　(3)共模反饋額外引入的極點不影響環(huán)路帶寬。

　　基于上述條件可見，共模環(huán)路無需額外補償。由于整個運放僅額外引入運放AFB，因此成本低、設(shè)計簡單，且共模內(nèi)環(huán)帶寬與差模開環(huán)相等、增益相近，故能滿足共模反饋設(shè)計要點(2)、(3)、(4)。

　　2低成本高穩(wěn)定的共模反饋電路

　　圖3是本文所設(shè)計的兩級全差分運放電路。該電路的共模反饋部分結(jié)構(gòu)新穎、成本低、匹配好，基于圖2的拓?fù)浣Y(jié)構(gòu)，可滿足本文提出的穩(wěn)定條件。圖3中，Iref為基準(zhǔn)電流，兩級運放采用RZ和Cc組成密勒補償，來滿足穩(wěn)定條件(1)。為了減小失調(diào)，運放的第一級和共模反饋運放采用三極管(Q1～Q4)作為輸入對管。

　　電路中的Ml、M2分別與Ql、Q2并聯(lián)，其柵極信號Vb2隨電源電壓的升高而升高，其作用相當(dāng)于在輸入級增加兩個比較器。正常工作時，M1、M2關(guān)斷，Ql、Q2處理信號，而在電源電壓較低(啟動時)以及輸入信號的共模電平高于Vb2比時，Q1、Q2關(guān)斷，M1、M2線性導(dǎo)通，以穩(wěn)定環(huán)路各級共模電平。從而有效避免了電路啟動過程鎖死狀態(tài)的出現(xiàn)，滿足了設(shè)計要點(5)。

　　共模檢測電路由電阻Rcs并聯(lián)Ccs來完成。引人后者的目的是在高頻時既可旁路電阻的寄生電容，又可產(chǎn)生一個零點。以阻止共模增益的降低，從而滿足設(shè)計要點(1)。

　　共模反饋運放在Q3、Q4、M10、Mll組成的普通電流鏡結(jié)構(gòu)基礎(chǔ)上，還額外增加了Q5和M9兩個器件。Q5作為射隨器可將原電流鏡結(jié)構(gòu)中的高阻、大電容輸出結(jié)點分隔為C、D兩點。分隔后，相對于兩級運放的主、次極點A、B，D點，其電容減小(僅有寄生電容)，而C點阻抗減小(連接Q5的射極)，所以，C、D兩處極點均不影響環(huán)路帶寬，可滿足穩(wěn)定條件(3)。接著比較兩者的增益，其差模第一級增益為：

　　聯(lián)系式(11)、(15)、(16)可見，只需Q1～Q4，M3、M4、M9、M11以及M12～M15尺寸對應(yīng)

　　在式(11)～(17)中，rA、rC、VA、VC分別為結(jié)點A、C處的小信號電阻值和電壓值。

　　式(17)表明共模環(huán)路增益與差模開環(huán)增益絕對值近似相等、相位相差180°，可滿足穩(wěn)定條件(2)。由此，本電路已可同時滿足本文提出的3個穩(wěn)定條件以及5個共模反饋設(shè)計要點。

　　傳統(tǒng)的共模反饋運放一般采用電流鏡和二極管作為負(fù)載。即使嚴(yán)格按照穩(wěn)定條件進行設(shè)計，由于電路的不匹配(共模反饋運放的結(jié)構(gòu)、尺寸與差模第一級不相同)，將導(dǎo)致器件的短溝道效應(yīng)相異、工藝失配的差異較大，從而使得共模內(nèi)環(huán)與差模開環(huán)的增益不可避免的存在偏差，因此，傳統(tǒng)電路不能很好的滿足穩(wěn)定條件。

　　而本文提出的共模反饋運放電路匹配高、版圖匹配容易。由式(15)可知，運放的右半電路幾乎不影響運放的增益，且對C處偏置電壓的影響也較小(受Q5和M9組成的負(fù)反饋作用)。所以，在平衡條件下，右半部分器件的短溝道效應(yīng)及工藝失配帶來的影響可以忽略。而運放的左半邊電路以及尾電流源與差模第一級對應(yīng)匹配，因而其短溝道效應(yīng)也相近。因此只需使這部分器件的版圖采用對稱放置來設(shè)計，即可使它們的工藝匹配良好，從而確保電路嚴(yán)格滿足穩(wěn)定條件。

　　3仿真結(jié)果

　　本電路的設(shè)計主要基于TSMC 0.5um BiCMOS工藝，電源電壓為6 V。所有波形均可在Spectre下仿真所得。仿真結(jié)果表明，在開環(huán)條件下，該運放的正、負(fù)端增益相同，相位相差180°，而且電路匹配良好，輸出精確平衡。圖4所示是該運放的共模抑制比(CMRR)特性曲線。由圖可見，在10kHz時，該電路的CMRR依舊高達85 dB。事實上，該運放已實際應(yīng)用于一款高性能音頻CLASS—D芯片之中。圖5是其作為積分器處理音頻數(shù)據(jù)的瞬態(tài)仿真波形，其中輸入信號是3 V共模電平，幅度為50 mV，頻率為1 kHz的正弦信號。輸出信號為頻率不變，幅度為3 V的余弦信號，其共模電平穩(wěn)定在3 V，從而表明該運放工作良好。

　　4結(jié)束語

　　本文分析了全差分運算放大器的共模反饋原理，研究了采用一級共模反饋的兩級運放拓?fù)浣Y(jié)構(gòu)并得出其穩(wěn)定條件?；谶@個條件，文章又提出的一種結(jié)構(gòu)新穎、電路匹配良好、輸出平衡高的共模反饋方案。整個運放現(xiàn)已用于一款高性能音頻CLASS—D芯片。經(jīng)Spectre仿真驗證，本運放工作穩(wěn)定，輸出精確平衡。