共模反饋環(huán)路穩(wěn)定性分析及電路設計

0引言

　　全差分運放(fully differential operation)相對于單端輸出電路來說，不僅輸出擺幅更大、共模噪聲抑制更好，還能消除高階諧波失真。然而，在高增益運放中，輸出共模電平對器件的特性和失配相當敏感，而且不能通過差模反饋來達到穩(wěn)定。因此，必須額外引入負反饋機制，即共模反饋(CMFB)來穩(wěn)定運放的共模輸出電平。共模反饋的基本原理是先通過檢測網(wǎng)絡得到輸出共模電平Vo_cn，然后將Vo_cn和一個參考電壓Vcn(一般為電源電壓的一半)相比較，再用得出的誤差信號來調(diào)節(jié)運放的偏置電流，從而達到使輸出共模信號穩(wěn)定的目的。這種方式的設計要點如下：

　　(1)共模信號檢測應具有線性特性；

　　(2)共模反饋環(huán)路的增益必須盡可能的高；

　　(3)反饋環(huán)路的帶寬不能小于差模通路(在許多實際應用中，這兩個帶寬必須一致)；

　　(4)確保共模環(huán)路穩(wěn)定；

　　(5)應引入保護機制，以避免“鎖死狀態(tài)”的出現(xiàn)(輸出保持在電源電壓的情況)。

　　目前已經(jīng)有了大量關于差模反饋環(huán)路穩(wěn)定性的理論研究，而對于共模反饋環(huán)路的研究卻很少?，F(xiàn)有的共模反饋電路的設計更多的是通過實際經(jīng)驗、反復調(diào)試來得到穩(wěn)定環(huán)路。筆者通過對最常用的、采用一級共模反饋的兩級運放的環(huán)路進行穩(wěn)定性分析，明確得出了其穩(wěn)定條件，從而理論化了共模反饋電路的設計。然后基于這個條件，并采用Bi-CMOS工藝設計了一種低成本、高穩(wěn)定、匹配好的共模反饋電路。整個運放可應用于一款高性能音頻CLASS-D芯片。

　　1共模反饋環(huán)路分析及穩(wěn)定條件

　　圖1所示是全差分運放的一種典型應用電路。該電路*有三個環(huán)路：差模環(huán)路、共模反饋外環(huán)(結(jié)構(gòu)相同，由R1、R2及運放本身構(gòu)成)；以及共模反饋內(nèi)環(huán)(運放內(nèi)部自帶)。只有在三個環(huán)路均穩(wěn)定的條件下，該運放才能正常工作。須特別注意的是：對于兩級運放，共模反饋外環(huán)是一個正反饋。因為信號經(jīng)過運放內(nèi)部的兩次反相后。共模信號從Vo反饋到Vi，是同相的，但對差模信號則是反相的。實際應用中，運放的輸入端可能出現(xiàn)非常大的共模電平（使它是瞬時的)，這將導致輸入對管關斷，輸出電平接近電源電壓。由于此時差?；芈分袛?，整個外環(huán)呈現(xiàn)共模正反饋。這就會使運放呈現(xiàn)“鎖死狀態(tài)”。由于這種情況很可能發(fā)生在電路的啟動過程。因此，對于共模環(huán)路的穩(wěn)定性研究很有必要。

　　圖2所示是采用一級共模反饋的兩級運放的典型拓撲結(jié)構(gòu)。其中Vi_cm、Vo_cm一分別為運放的輸入、輸出共模信號。A1、A2為運放的第一、二級。一般對兩級運放多采用密勒補償，使A點為主極點，B點為次主極點。AFB處設定比較電平Vcm(以下稱之為共模反饋運放)；Ab為共模內(nèi)環(huán)與差模第一級的相交部分。各子運放均為單級運放，并假定它們內(nèi)部的零、極點均遠遠大于帶寬。共模反饋信號通過調(diào)節(jié)運放第一級的偏置電流，可以達到穩(wěn)定第一、二級輸出共模電平的目的。這個拓撲結(jié)構(gòu)將三個環(huán)路緊密聯(lián)系起來，其共模環(huán)路完整包括了運放的第二級和運放差模通路的主、次極點，而忽略了帶寬外零極點。逐一分析三個環(huán)路，即可得出其共模環(huán)路的穩(wěn)定條件。

　　首先分析運放本身。其共模反饋內(nèi)環(huán)傳輸函數(shù)ACMFB(s)為：

　　即可保證在差模開環(huán)穩(wěn)定時，其共模內(nèi)環(huán)也穩(wěn)定。

　　繼續(xù)分析由運放構(gòu)成的環(huán)路。系數(shù)為β(一般地，β≤1)，那么，輸函數(shù)Adm_loop(s)為：其共模內(nèi)環(huán)也設運放的反饋其差模環(huán)路傳輸函數(shù)Adm_loop（s）為：