新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 2.4GHz 0.35-μm CMOS全集成線性功率放大器設(shè)計(jì)

2.4GHz 0.35-μm CMOS全集成線性功率放大器設(shè)計(jì)

作者: 時(shí)間:2011-08-02 來(lái)源:網(wǎng)絡(luò) 收藏

1.4 穩(wěn)定性設(shè)計(jì)
由于電容和電感以及寄生電容的影響,電路在某些條件下形成自激,通過(guò)仿真為電路繪制穩(wěn)定性圓,以此為依據(jù)修改電路圖。修改后仿真穩(wěn)定性參數(shù),Kf>1。仿真參數(shù)如圖2所示。進(jìn)行穩(wěn)定設(shè)計(jì)后,輸入0 dBm功率信號(hào)時(shí),輸出功率為25.22dBm。

本文引用地址:http://m.butianyuan.cn/article/187415.htm

b.jpg



2 射頻放大器電路結(jié)構(gòu)設(shè)計(jì)
本射頻功率放大器采用兩級(jí)設(shè)計(jì),電路如圖3所示。第一級(jí)的共源共柵結(jié)構(gòu)是模擬電路中常采用的一種電路設(shè)計(jì)技術(shù),它能大幅提高輸出阻抗,很大程度上提高電壓增益,降低輸入級(jí)的Miller效應(yīng),提高輸入和輸出的隔離度,降低晶體管擊穿電壓的壓力,但此結(jié)構(gòu)在一定的擊穿電壓和供電電壓的情況下,降低了輸出電壓擺幅。第二級(jí)采用共源結(jié)構(gòu)實(shí)現(xiàn)功率放大,這種結(jié)構(gòu)可以充分利用大電壓擺幅,降低對(duì)輸出電流的要求,一定程度上減少晶體管的直流損耗。

c.jpg


在放大電路中NM1、NM2、L1、C1構(gòu)成第一級(jí)放大,M1、M2組成共源共柵結(jié)構(gòu),L1在低頻時(shí)提供直流偏置,在高頻時(shí)與C1諧振,形成高阻抗。如果要L1與M2漏極寄生電容和后級(jí)輸入電容諧振,L1無(wú)法片上集成,再者電路整體性能變差。L3、L4、C3構(gòu)成T形匹配網(wǎng)絡(luò),提供合理的S11參量,C4起到兩級(jí)電路間交流耦合的作用,L5、C5是級(jí)間匹配網(wǎng)絡(luò),提供級(jí)間最佳功率傳輸。NM3、L2、C2構(gòu)成輸出級(jí),提供大功率輸出,L2、C2在高頻時(shí)諧振,提供高輸出阻抗。由于L2只與M3漏極寄生電容諧振,L2很大,占用芯片面積較大,所以另加電容C2,以減少L2的量值。C6是隔直電容,L6、C7是輸出匹配網(wǎng)絡(luò),提供最優(yōu)輸出功。



關(guān)鍵詞: 4GHz CMOS 35 集成

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉