如何為具體應(yīng)用恰當(dāng)?shù)倪x擇MOSFET

　　顯然，電源設(shè)計相當(dāng)復(fù)雜，而且也沒有一個簡單的公式可用于MOSFET的評估。但我們不妨考慮一些關(guān)鍵的參數(shù)，以及這些參數(shù)為什么至關(guān)重要。傳統(tǒng)上，許多電源設(shè)計人員都采用一個綜合品質(zhì)因數(shù)(柵極電荷QG ×導(dǎo)通阻抗RDS(ON))來評估MOSFET或?qū)χM(jìn)行等級劃分。

　　柵極電荷和導(dǎo)通阻抗之所以重要，是因為二者都對電源的效率有直接的影響。對效率有影響的損耗主要分為兩種形式--傳導(dǎo)損耗和開關(guān)損耗。

　　柵極電荷是產(chǎn)生開關(guān)損耗的主要原因。柵極電荷單位為納庫侖(nc)，是MOSFET柵極充電放電所需的能量。柵極電荷和導(dǎo)通阻抗RDS(ON) 在半導(dǎo)體設(shè)計和制造工藝中相互關(guān)聯(lián)，一般來說，器件的柵極電荷值較低，其導(dǎo)通阻抗參數(shù)就稍高。

　　開關(guān)電源中第二重要的MOSFET參數(shù)包括輸出電容、閾值電壓、柵極阻抗和雪崩能量。

　　某些特殊的拓?fù)湟矔淖儾煌琈OSFET參數(shù)的相關(guān)品質(zhì)，例如，可以把傳統(tǒng)的同步降壓轉(zhuǎn)換器與諧振轉(zhuǎn)換器做比較。諧振轉(zhuǎn)換器只在VDS (漏源電壓)或ID (漏極電流)過零時才進(jìn)行MOSFET開關(guān)，從而可把開關(guān)損耗降至最低。這些技術(shù)被成為軟開關(guān)或零電壓開關(guān)(ZVS)或零電流開關(guān)(ZCS)技術(shù)。由于開關(guān)損耗被最小化，RDS(ON) 在這類拓?fù)渲酗@得更加重要。

　　低輸出電容(COSS)值對這兩類轉(zhuǎn)換器都大有好處。諧振轉(zhuǎn)換器中的諧振電路主要由變壓器的漏電感與COSS決定。此外，在兩個MOSFET關(guān)斷的死區(qū)時間內(nèi)，諧振電路必須讓COSS完全放電。因此，諧振拓?fù)浜芸粗剌^低的COSS。考慮圖3所示的飛兆半導(dǎo)體FDMS7650的COSS與VDS的關(guān)系圖。

　　圖3：FDMS7650的COSS與VDS的關(guān)系圖。

　　低輸出電容也有利于傳統(tǒng)的降壓轉(zhuǎn)換器(有時又稱為硬開關(guān)轉(zhuǎn)換器)，不過原因不同。因為每個硬開關(guān)周期存儲在輸出電容中的能量會丟失，反之在諧振轉(zhuǎn)換器中能量反復(fù)循環(huán)。因此，低輸出電容對于同步降壓調(diào)節(jié)器的低邊開關(guān)尤其重要。

　　馬達(dá)控制應(yīng)用的MOSFET

　　馬達(dá)控制應(yīng)用是功率MOSFET大有用武之地的另一個應(yīng)用領(lǐng)域，這時最重要的選擇基準(zhǔn)可能又與其它大不相同。不同于現(xiàn)代開關(guān)電源，馬達(dá)控制電路不在高頻下開關(guān)。典型的半橋式控制電路采用2個MOSFET (全橋式則采用4個)，但這兩個MOSFET的關(guān)斷時間(死區(qū)時間)相等。對于這類應(yīng)用，反向恢復(fù)時間(trr) 非常重要。在控制電感式負(fù)載(比如馬達(dá)繞組)時，控制電路把橋式電路中的MOSFET切換到關(guān)斷狀態(tài)，此時橋式電路中的另一個開關(guān)經(jīng)由MOSFET中的體二極管臨時反向傳導(dǎo)電流。于是，電流重新循環(huán)，繼續(xù)為馬達(dá)供電。當(dāng)?shù)谝粋€MOSFET再次導(dǎo)通時，另一個MOSFET二極管中存儲的電荷必須被移除，通過第一個MOSFET放電，而這是一種能量的損耗，故trr 越短，這種損耗越小。

　　所以，若設(shè)計團(tuán)隊需要在電源電路采用MOSFET，在評估過程開始之前，需對手中的應(yīng)用進(jìn)行仔細(xì)全面的考慮。應(yīng)根據(jù)自己的需求而非制造商吹噓的特定規(guī)格來對各項參數(shù)進(jìn)行優(yōu)先級劃分。

　　補(bǔ)充：利用IC和封裝設(shè)計獲得最小的 RDS(ON) 規(guī)格

　　在MOSFET的選擇過程中，評估參數(shù)的設(shè)計人員一般通過仔細(xì)分析相關(guān)規(guī)格來了解自己到底需要什么。但有時深入了解IC制造商如何提供工作特性是很有必要的。以RDS(ON)為例，你也許通常期望該規(guī)格只與器件的設(shè)計及半導(dǎo)體制造工藝有關(guān)。但實際上，封裝設(shè)計對導(dǎo)通阻抗RDS(ON) 的最小化有著巨大的影響。

　　封裝對RDS(ON)的作用巨大是因為該參數(shù)主要取決于傳導(dǎo)損耗，而封裝無疑可以影響傳導(dǎo)損耗?？紤]本文正文提及的飛兆半導(dǎo)體FDMS7650 和1mΩ導(dǎo)通阻抗。該器件能獲得較低RDS(ON) 值，大約一半原因可歸結(jié)于封裝設(shè)計。其封裝采用一種堅固的銅夾技術(shù)取代常用的鋁或金鍵合引線來連接源極和引線框架。這種方案把封裝阻抗降至最小，并降低了源極電感，源極電感是開關(guān)器件產(chǎn)生振鈴的主要原因。