J-FET開關(guān)電路工作原理
1、簡(jiǎn)單開關(guān)控制電路
本文引用地址:http://m.butianyuan.cn/article/187981.htm圖5.4-97為簡(jiǎn)單J-FET開關(guān)電路。當(dāng)控制電壓VC高于輸入電壓V1時(shí),VGS=0,J-FET導(dǎo)通,傳輸信號(hào)至VO;當(dāng)VC比V1足夠負(fù),VD導(dǎo)通而J-FET截止,VO=0。
2、改進(jìn)的J-FET開關(guān)電路
圖5.4-98電路是圖5.4-97電路的改進(jìn),增加一級(jí)運(yùn)算放大器以克服J-FET內(nèi)阻較大的缺點(diǎn)。電路中R1使J-FET上的壓降較小,即VD≈VS=0。當(dāng)VC=0時(shí)J-FET導(dǎo)通而與V1大小無關(guān);當(dāng)VC比夾斷電壓稍負(fù)時(shí),J-FET截止,由于VD1或VD2導(dǎo)通,漏極電位被鉗在±0.6V。R1的阻值視V1的幅值選定。運(yùn)算放大器將傳輸信號(hào)倒相。
3、改變極性的J-FET開關(guān)電路
圖5.4-99A所示電路為可改變極性的放大電路。電路應(yīng)使R1遠(yuǎn)大于J-FET導(dǎo)通電阻而遠(yuǎn)小于J-FET的截止電阻,即RONR1ROFF(對(duì)漏和源而言)。當(dāng)VC=0時(shí),J-FET導(dǎo)通,電路為反相跟隨器,VO=-V1;當(dāng)VC比V1最低幅度還低時(shí),J-FET截止,R1上無電流,運(yùn)算放大器同相輸入端電位FIN+=V1,由于反饋,反相輸入端電位VIN-=V1,R3上亦無電流,則V0=V1。R1不一定與R1相等或匹配,如果運(yùn)算放大器輸入阻抗很高,R1可選大些。圖5.4-99B示出了一種通過該電路的信號(hào)波形。
評(píng)論