新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > Cadence布線常見問題

Cadence布線常見問題

作者: 時(shí)間:2013-09-04 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/189511.htm

21.怎么鋪設(shè)Plane層?鋪好后怎么修改?

鋪 銅這一步驟一定要在Allegro中進(jìn)行,Add->shapes->Solid Fill,同時(shí)注意在Control工具欄中Active Class選Etch,Subclass選所要鋪設(shè)的Plane層,如VCC或者GND。然后即可畫外框,注意離outline有20 Mil左右的間距。Done之后會進(jìn)入鋪銅的操作界面,選Edit->Change net(by name)給Plane層命名。在shape—>parameters確定是否使用了Anti Pad和Thermal relief,接著選Void->Auto,軟件會自動(dòng)檢測Thermal relief,完成之后會有l(wèi)og匯報(bào),如果沒有任何錯(cuò)誤既可鋪設(shè)shape,shape->Fill 。如果鋪好之后又有過孔的改動(dòng),需要重新鋪銅,則應(yīng)選Edit->shape,點(diǎn)在shape上,然后右擊鼠標(biāo)選done,這樣就會自動(dòng)將連接在 shape上的Thermal relief刪除,不能硬刪鋪銅的shape層,否則那些Thermal relief將遺留在Plane層上。

22.怎么定義thermal-relief 中過孔與shape連線的線寬?

在 Allegro的Setup->constraints里的set standard values中可定義每一層走線的寬度,比如,可以定義VCC和GND的線寬為10 Mil。在鋪銅時(shí)注意shape->parameters里一些線寬的定義是否設(shè)置成DRC Value。

23.如何優(yōu)化而且不改變的總體形狀?

布 線完成之后,需要對其進(jìn)行優(yōu)化,一般采用系統(tǒng)自動(dòng)優(yōu)化,主要是將直角變?yōu)?5度,以及線條的光滑性。 Route->gloss->parameters,在出現(xiàn)的列表中,選Line smoothing,進(jìn)行Gloss即可,但有時(shí)中為了保證走線距離相等,故意走成一些彎曲的線,優(yōu)化時(shí),點(diǎn)擊Line Smoothing左邊的方塊,只選擇convert 90’s to 45’s ,把其他的勾都去掉,這樣進(jìn)行優(yōu)化時(shí)就不會將設(shè)計(jì)者故意彎曲的走線拉直或變形。

24.如何添加淚滴形焊盤以及加了之后如何刪除?

在 優(yōu)化的parameters選項(xiàng)中只選擇倒數(shù)第二個(gè),Pad And T Connection Fillet ,并去掉其中的Pin選項(xiàng),進(jìn)行優(yōu)化即可。想要?jiǎng)h除的話,則只選Line smoothing中的dangling Lines進(jìn)行優(yōu)化。注意:如無特殊要求,現(xiàn)在我們不再進(jìn)行此項(xiàng)優(yōu)化。

25.布線完成之后如果需要改動(dòng)封裝庫該如何處理?

在器件 擺放結(jié)束后,如果封裝庫有改動(dòng),可以Place->update symbols,如果是pad有變化,注意要在update symbol padstacks前打勾。布線完成之后盡量避免封裝庫的改動(dòng),因?yàn)槿绻鹵pdate,連接在Pin上的連線會隨Symbol一起移動(dòng),從而導(dǎo)致許多連線 的丟失,具體解決辦法有待于研究。

26.為什么*.brd 無法存盤?

遇到這種情況注意看屏幕下方的空白欄的提示,有可能是硬盤 空間不夠,還有一種可能是因?yàn)閿?shù)據(jù)庫出錯(cuò),軟件會自動(dòng)存盤為*.SAV文件,這時(shí)可以重新進(jìn)入 (可能需要重起動(dòng)),打開*.SAV,再另存為*.brd ?;蛟贒os下運(yùn)行DBFix .SAV,會自動(dòng)將其轉(zhuǎn)換為*.brd文件,然后即可調(diào)用。

27.Allegro有哪些在Dos下的數(shù)據(jù)庫修正命令?

有時(shí)Allegro會出現(xiàn)一些非法超作,導(dǎo)致一些數(shù)據(jù)出錯(cuò),我們可以在Dos方式下,在工作目錄下(即physical目錄下),運(yùn)行一些修正命令,如Dbcheck *.brd , 或Dbfix *.brd 。不過實(shí)際中這些命令好像效果不大。

28.如何生成*.DML模型庫?

在dos模式,工作目錄下,敲入brd2dml *.brd 命令,這樣在該目錄下會生成對應(yīng)brd文件的模型庫dml文件。

29.如何在Specctra Quest里使用IBIS模型進(jìn)行仿真?

首 先將IBIS模型轉(zhuǎn)化為*.dml文件。在Specctra Quest SI expert中Analyze->Si/EMI SI->library,在出現(xiàn)的新窗口的右下角,點(diǎn)擊translate->ibis2signoise,然后在browse里選 擇*.ibs文件,將其轉(zhuǎn)化為*.dml文件。然后在Analyze->SI/EMI SI->model Assign中將所有的器件加載對應(yīng)的模型。然后就可以用probe提取信號線進(jìn)行仿真了。

30.生成Gerber file要哪些文件?如何產(chǎn)生?

在PCB 布線完成以后,所做的最后一項(xiàng)工作就是產(chǎn)生生產(chǎn)廠家所需要的光繪文件,具體步驟在Allegro工具下完成。在Manufacture 菜單下點(diǎn)擊Artwork 選項(xiàng), 則出現(xiàn)一個(gè)artwork control form窗口。所提供的光繪文件除了包括已產(chǎn)生的TOP, GND, S1, S2, VCC, BOTTOM6層,還應(yīng)包括silkscreen_top, silkscreen_botom, soldermask_top, soldermask_bottom, pastemask_top, pastemask_bottom, drill drawing file, 及drill hole。我們以制作Silkscreen的top層為例。

1) 在Allegro窗口中,點(diǎn)擊color 圖標(biāo),在產(chǎn)生的窗口中,global visibility 選擇

all invisibility, 關(guān)掉所有的顯示。

2) 在group 選擇Geometry. 然后選中所有的subclass(Board_Geometry , package

Geometry)下的silkscreen_top 。

3) 同樣在Group/ manufacture 中選擇Autosilk_top 。 在Group/components ,subclass REF DES 中選擇 silkscreen。

4) 選擇OK按鈕 ,則在Allegro窗口中出現(xiàn) silkscreen_top層 。

5) 在artwork control form 窗口,右鍵點(diǎn)擊Bottom ,在下拉菜單中選擇add , 則在出現(xiàn)的窗口中輸入:silkscreen_top, 點(diǎn)擊O.K , 則在avilibity films 中出現(xiàn)了新加的silkscreen_top。

注意:在FILM opition選中Use Aperure Rotation, 在Underined line width 中填寫5(或10) ,來定義還沒有線寬尺寸的線的寬度。

按照上面的步驟,產(chǎn)生silkscreen_bottom層。soldermask_top和 soldermask_bottom 層分別在 : Gemoetry 組和 Stackup 組(選擇PIN 和VIA子集);Pastemask_top 和Pastemask_bottom 分別在Stackup組(選擇PIN 和VIA子集);DrillDraw 包括Group組/Board Geometry中的outline、Dimension 和Manufacturing 中的 Ncdrill_Legend。這樣,按照上面的步驟,分別添加上述各層。然后在 Artwork control form 窗口中,點(diǎn)擊Select All 選中所有層 , 再點(diǎn)擊 Apertures….按鈕, 出現(xiàn)一新的窗口EditAperture Wheels, 點(diǎn)擊EDIT, 在新出現(xiàn)的窗口中點(diǎn)擊AUTO>按鈕,選擇with rotation,則自動(dòng)產(chǎn)生一些Aperture文件。然后點(diǎn)擊O.K。在 Artwork control form 中點(diǎn)擊 Creatartwork , 則產(chǎn)生了13個(gè)art文件。 回到 Allegro 窗口, 在 Manufacture 菜單下點(diǎn)擊NC 選項(xiàng)中的Drill tape 菜單,產(chǎn)生一個(gè)*.tap 文件。到此,就產(chǎn)生了所有的14個(gè)光繪文件。

31.如何調(diào)看光繪文件?及如何制作Negtive的Plane層光繪文件?

新 建一個(gè)空白layout文件,F(xiàn)ile->import->Artwork,然后就可以在browse中選擇*.art文件,Manual中 選gerber 6×00。注意不要點(diǎn)OK,點(diǎn)擊Load File。在調(diào)用Soldermask 時(shí)要在display pad targets前打勾。 調(diào)用silkscreen層時(shí),可能會發(fā)現(xiàn)沒有器件名標(biāo)志。這是因?yàn)樵谏厦嬷谱鞴饫L文件時(shí),Underined line width沒有定義寬度,而在以前制作封裝庫時(shí),silk_screen層時(shí)標(biāo)注的Ref也沒有定義寬度,則在調(diào)用時(shí)會不顯示。另外如果想制作 Negtive的光繪文件。在制作光繪文件時(shí),Gnd和Vcc層的Plot mode選為Negative就行。


上一頁 1 2 下一頁

關(guān)鍵詞: Cadence 布線

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉