Xilinx Zynq All Programmable SoC：Smarter Visi

OpenCV是一款具有行業(yè)標準、包含OpenCV.org算法的開源庫，能幫助嵌入式視覺開發(fā)人員快速創(chuàng)建視覺系統(tǒng)。全球嵌入式視覺開發(fā)人員積極地為這款開源庫開發(fā)新的算法，目前已經包含了2500多款使用C、C++、Java和Python語言編寫的算法。庫中的算法具有各種不同的復雜程度，有的可執(zhí)行圖形濾波器等簡單功能，有的則能執(zhí)行運動檢測等更高級的分析功能。賽靈思的視頻技術設計總監(jiān)Alvarez表示，這些OpenCV算法可用于微處理器和DSP等處理器的實現，支持Intel、ARM、Nvidia、MIPS/Imagination Technologies、TI等不同廠商的產品。由于Zynq-7000 All Programmable SoC采用ARM處理系統(tǒng)，因此用戶能在Zynq-7000 All Programmable SoC的處理器上實現這些采用C++語言編寫的算法。

Alvarez指出，有了Vivado HLS，用戶可以用C或C++語言編寫這些算法，將函數調用從OpenCV改為HLS，并使用Vivado HLS將這些算法綜合或編譯到RTL代碼，從而針對Zynq-7000 All Programmable SoC邏輯部分的實現進行優(yōu)化。Vivado環(huán)境中提供OpenCV，能讓Smarter視覺架構設計人員方便地比較設計方案中的給定算法到底是在處理器還是Zynq-7000 All Programmable SoC的FPGA邏輯部分運行效率最佳。賽靈思開源庫的推出可為客戶提供一個良好的設計開端。就Vivado HLS而言，賽靈思已經編譯了OpenCV庫中30多種最常用的嵌入式視覺算法?？蛻艨稍谙到y(tǒng)級快速權衡處理器與邏輯，而且能立即在Zynq-7000 All Programmable SoC上運行，確保給定應用實現最佳的系統(tǒng)效果。

賽靈思及其聯盟成員還將積極從OpenCV庫持續(xù)進行功能移植，每個季度都將向賽靈思不斷擴展的用戶群提供新的功能。由于開發(fā)人員能在幾乎任何商業(yè)處理器上運行OpenCV庫，因此視覺設計人員能比較各種芯片器件上運行的不同算法的性能，甚至明確性能基準。賽靈思堅信，廣大客戶必將發(fā)現Zynq All Programmable SoC的明顯優(yōu)勢。事實上，您也可在本演示中見證Zynq-7000 All Programmable SoC和賽靈思Smarter Vision技術的強大實力。賽靈思杰出工程師Kees Vissers在演示中將介紹如何使用OpenCV算法，并配合使用Vivado HLS快速在Zynq-7000 All Programmable SoC的FPGA邏輯部分實現這些算法，而相對于在ARM A4處理子系統(tǒng)中實現相同功能而言性能可提升50倍到100倍之多。

賽靈思的SMARTCore IP產品系列能充分滿足各種不同細分市場對于高級Smarter Vision系統(tǒng)的必要要求。

作為Smarter Vision計劃的一部分，賽靈思還推出了SmartCORE IP組合，以滿足各種細分市場的Smarter視覺設計要求，為新一代產品帶來Smarter視覺功能?？蛻裟芡ㄟ^使用賽靈思新推出的IP Integrator工具在其設計中快速實現SmartCORE IP組合的內核以及OpenCV庫的算法。這款新工具是一種新型即插即用IP環(huán)境，能幫助用戶在原理圖環(huán)境中工作，或者如果需要的話也支持在命令行環(huán)境中工作。

Alvarez指出，自Vivado設計套件誕生后，賽靈思讓該套件的設計具有器件意識，這樣就能充分發(fā)揮每款器件的功能。Alvarez稱，有了IP Integrator，Vivado設計套件不僅具有器件意識，現在還具有目標平臺意識，支持所有Zynq All Programmable SoC和7系列FPGA開發(fā)板以及套件。具有目標平臺意識，就意味著Vivado設計套件現在能配置和應用特定開發(fā)板的設計規(guī)則檢查，從而確?？焖偻瞥銮袑嵖尚械南到y(tǒng)。

舉例來說，當設計人員選擇賽靈思 Zynq-7000 SoC視頻及成像套件，并在IP Integrator中實例化Zynq-7000 All Programmable SoC處理系統(tǒng)時，Vivado設計套件則會用正確的外設、驅動程序和存儲器映射對處理系統(tǒng)進行預配置，從而為開發(fā)板提供支持。嵌入式設計團隊現在能面向雙核ARM處理系統(tǒng)和高性能FPGA邏輯更迅速地識別、重用并集成IP軟/硬核。

用戶可通過一系列對話框指定處理系統(tǒng)及其邏輯之間的接口。IP Integrator隨后自動生成RTL并針對性能或占用面積進行優(yōu)化。接下來用戶能添加自己的定制邏輯，或用Vivado IP目錄完成設計。

我們非常高興看到賽靈思的客戶迄今為止使用賽靈思FPGA推出了那么多出色的Smarter Vision系統(tǒng)。賽靈思更加期待看到客戶使用Zynq-7000 All Programmable SoC和強大的Smarter Vision環(huán)境推出更出色的產品。鑒于過去大家已經取得的出色成績，我們相信未來一定會更加美好!