新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的相關(guān)測速系統(tǒng)

基于FPGA的相關(guān)測速系統(tǒng)

作者: 時間:2012-12-20 來源:網(wǎng)絡(luò) 收藏

相關(guān)測速是以隨機過程的相關(guān)理論和信息理論為基礎(chǔ)發(fā)展起來的[1-2],它的應(yīng)用始于上世紀40年代,首先應(yīng)用于軍事上,然后逐漸轉(zhuǎn)移到科學研究和民用上,現(xiàn)在已經(jīng)在各個領(lǐng)域內(nèi)得到日益廣泛的應(yīng)用。

本文引用地址:http://m.butianyuan.cn/article/189729.htm

盡管相關(guān)測速的運算量非常巨大,但是隨著EDA技術(shù)的高速發(fā)展,大規(guī)??删幊踢壿嬈骷﨏PLD/的出現(xiàn),集成電路做得比以前更快、規(guī)模更大。設(shè)計人員有很大的自由度去設(shè)計實現(xiàn)用途專一的集成化數(shù)字電路:在實驗室里,在電腦系統(tǒng)前,現(xiàn)場設(shè)計、現(xiàn)場編程、現(xiàn)場配置、現(xiàn)場修改和現(xiàn)場驗證,從而在現(xiàn)場實現(xiàn)數(shù)字系統(tǒng)的單片化設(shè)計和應(yīng)用。這意味著無需更改電路,只要改寫內(nèi)部功能,整個系統(tǒng)即可實現(xiàn)新功能,即一個最小的芯片方案可以轉(zhuǎn)換來執(zhí)行多個功能,硬件的配置變得如同軟件一樣靈活方便,而其速度和集成度,也隨著VLS工藝的發(fā)展而迅速提高,這就為相關(guān)測速的實際應(yīng)用提供了硬件平臺。只要找到合適的算法并建立相應(yīng)的硬件處理系統(tǒng),運算速度和精度就能達到預(yù)期的要求。

1 系統(tǒng)硬件及相關(guān)算法的確定

本文測速的原理是:以CCD攝像頭作為前端裝置,將CCD攝像頭所采集的圖像信息送到中,由FPGA對其進行處理,并給出當前運行的速度。在滿足速度上限的條件下,連續(xù)兩次采集的圖像必然有重疊的部分。對連續(xù)兩次的圖像進行相關(guān)處理,就可以得到它們之間的位置關(guān)系,再結(jié)合采樣間隔時間,從而可以得出速度。

由于圖像處理算法涉及的運算量比較大,對系統(tǒng)的快速處理能力和大數(shù)據(jù)量的吞吐能力有嚴格的要求[3],因此系統(tǒng)中的核心器件FPGA的選擇必須遵循以下原則:(1)調(diào)試使用方便;(2)適當?shù)捻憫?yīng)速度;(3)適當夠用的邏輯資源;(4)足夠的輸入輸出(I/O)端口。

根據(jù)系統(tǒng)要求,本文采用Altera公司的超大規(guī)模可編程邏輯器件Cyclone II[4]。Cyclone II系列FPGA是繼Cyclone系列低成本FPGA在市場上取得成功之后,Altera公司推出的更低成本的FPGA。Altera采用相同的方法在盡可能小的裸片面積上構(gòu)建了Cyclone II系列,擴展了低成本FPGA的密度,最多達68 416個邏輯單元(LE)和1.1 Mbit的嵌入式存儲器,從而可以在低成本的FPGA上實現(xiàn)復(fù)雜的數(shù)字系統(tǒng)。優(yōu)異的性價比使CycloneII系列FPGA可以廣泛地應(yīng)用于汽車電子、消費電子、音/視頻處理、通信以及測試測量等終端產(chǎn)品市場。

的設(shè)計中,假設(shè)攝像頭采集到的原始圖大小為1 280×1 024,為了保證采集的圖像背景區(qū)域能夠有明顯的目標,比較理想的情況是將模板區(qū)域取得越大越好,將目標全部包括在內(nèi)[5-6]。當搜索區(qū)域大小為m×m, 模板大小為n×n時,歸一化互相關(guān)算法所需的運算次數(shù)約為(5n2+9)×(m-n+1)2次,計算量巨大。如果采用512×512大小的搜索區(qū)域,模板采用32×32大小,運算乘加次數(shù)近12億次,硬件將無法提供足夠的乘加器。如果采用128×128的搜索區(qū)域和32×32的模板,圖像的檢索區(qū)域比較小,測速的范圍會比較低,精度也會下降。綜合考慮攝像頭采集圖像的范圍和精度,并且充分利用硬件所能提供的內(nèi)部存儲單元,本文將搜索區(qū)域設(shè)定為256×256,模板大小設(shè)定為32×32,如圖1所示。

基于FPGA的相關(guān)測速系統(tǒng)

2 的構(gòu)成及設(shè)計

根據(jù)所需的功能,將系統(tǒng)劃分為以下幾個模塊,分別加以實現(xiàn)。如圖2所示。

基于FPGA的相關(guān)測速系統(tǒng)

(1)CCD攝像頭數(shù)據(jù)采集模塊

攝像頭采集的數(shù)據(jù)需要有圖像幀和消隱幀。當前幀是圖像幀時,讀入圖像的行數(shù)據(jù),讀入1 280×1 024個數(shù)據(jù)后,列計數(shù)X_Cont和行計數(shù)Y_Cont歸零。消隱幀時不輸出。


上一頁 1 2 下一頁

關(guān)鍵詞: FPGA 測速系統(tǒng)

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉