基于DDS IP核及Nios II的可重構信號源設計

SOPC(System on a Programmable Chip，片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲器、I／O接口、LVDS、CDR等系統(tǒng)設計需要的功能模塊集成到一個可編程邏輯器件上，構建一個可編程的片上系統(tǒng)。它具有靈活的設計方式，軟硬件可裁減、可擴充、可升級，并具備軟硬件在系統(tǒng)可編程的功能。SOPC的核心器件FPGA已經發(fā)展成一種實用技術，讓系統(tǒng)設計者把開發(fā)新產品的時間和風險降到最小。最重要的是，具有現(xiàn)場可編程性的FPGA延長了產品在市場的存在時間，從而減小了被新一代同類產品淘汰的威脅。本文以全數(shù)字頻率合成技術——直接數(shù)字頻率合成技術(DDS)為理論依據(jù)，利用先進的片上可編程技術在一塊FPGA芯片上實現(xiàn)了DDS IP核功能，并將該DDS IP核與Nios II處理器核以及其它外設封裝到一起，做成一個片上系統(tǒng)，大大簡化了電路的設計難度。

1 DDS的基本原理

DDS(直接數(shù)字頻率合成)是把一系列數(shù)字形式的信號通過DAC轉換成模擬量形式的信號的合成技術。圖1是DDS的原理框圖。

圖中參考時鐘由一個高穩(wěn)定的晶體振蕩器產生，來同步整個頻率合成器的各個組成部分。相位累加器包含一個加法器和一個相位寄存器，每來一個時鐘脈沖，加法器就將頻率控制字與相位寄存器中的數(shù)據(jù)相加。相位寄存器可以將加法器在上一個時鐘作用后產生的新相位數(shù)據(jù)反饋到加法器的輸入端，使加法器在下一個時鐘的作用下繼續(xù)將相位數(shù)據(jù)與頻率控制字相加。這樣，相位累加器在參考時鐘的作用下進行線性相位累加。當相位累加器達到上限時，就會產生一次溢出，完成一個周期性的動作，這個周期就是合成信號的一個周期，累加器的溢出頻率也就是DDS的合成信號頻率。相位控制字用來設定相位累加器初始時刻的相位值，相位累加器運行過程中并不參與加法運算。
在參考時鐘的控制下，相位累加器受頻率控制字控制輸出相位數(shù)據(jù)，用相位累加器輸出的相位數(shù)據(jù)作為相位／振幅變轉換電路的地址對其進行查找。相位／振幅轉換電路將相位累加器的相位信息映射成數(shù)字振幅信息，將數(shù)字振幅數(shù)據(jù)再經過D／A轉換器得到相應的階梯波，最后經低通濾波器對階梯波進行平滑處理，即可得到由頻率控制字決定的連續(xù)變化的輸出波形。

2 DDS IP核的設計

根據(jù)DDS的基本理論，將DDS IP核分為相位累加模塊、DDS控制模塊、波形選擇模塊、波形LPM_ROM模塊。

2．1 相位累加器模塊的設計

相位累加器是DDS IP核設計的關鍵，它決定著頻率的范圍和分辨率，本設計采用的32位的二進制累加器，取累加器的高十位作為查表(相幅轉換電路)的地址值。為提高系統(tǒng)的速率，在累加器的設計中采用了7級流水線技術。其中采用Verilog HDL描述的第一級流水線實現(xiàn)的關鍵代碼如下：

類似，可完成其余流水線的設計。

2．2 DDS控制模塊設計

為將設計的DDS IP能夠集成到SOPC系統(tǒng)中，本設計在DDS IP的控制模塊定義了兩個32位的寄存器，如圖2所示。一個是頻率控制字寄存器，用來保存上位機軟件發(fā)來的頻率控制字；另一個寄存器用來保存相位控制字和波形選擇位，其中低2位D1、D0用于波形選擇，D2到D11用于保存相位控制字，其余高位保留未用。