新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > BGA芯片的布局和布線技巧

BGA芯片的布局和布線技巧

作者: 時(shí)間:2012-09-15 來源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/189926.htm

F_2為背面by pass的放置及走線處理。
By pass盡量靠近電源pin。
F_3為區(qū)的VIA在VCC層所造成的狀況
THERMALVCC信號(hào)在VCC層的導(dǎo)通狀態(tài)。
ANTIGND信號(hào)在VCC層的隔開狀態(tài)。
的信號(hào)有規(guī)則性的引線、打VIA,使得電源的導(dǎo)通較充足。

F_4為BGA區(qū)的VIA在GND層所造成的狀況
THERMALGND信號(hào)在GND層的導(dǎo)通狀態(tài)。
ANTIVCC信號(hào)在GND層的隔開狀態(tài)。
因BGA的信號(hào)有規(guī)則性的引線、打VIA,使得接地的導(dǎo)通較充足。

F_5為BGA區(qū)的Placement及走線建議圖

以上所做的BGA走線建議,其作用在于:
1.有規(guī)則的引線有益于特殊信號(hào)的處理,使得除表層外,其余走線層皆可以所要求的線寬、線距完成。
2.BGA內(nèi)部的VCC、GND會(huì)因此而有較佳的導(dǎo)通性。
3.BGA中心的十字劃分線可用于;當(dāng)BGA內(nèi)部電源一種以上且不易于VCC層切割時(shí),可于走線層處理(40~80MIL),至電源供應(yīng)端?;駼GA本身的CLOCK、或其它有較大線寬、線距信號(hào)順向走線。
4.良好的BGA走線及placement,可使BGA自身信號(hào)的干擾降至最低。


上一頁 1 2 下一頁

關(guān)鍵詞: BGA 芯片 布局 布線技巧

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉