基于NoisⅡ的程控?cái)?shù)字信號(hào)源設(shè)計(jì)

摘要：直接數(shù)字頻率合成(DDS)技術(shù)在現(xiàn)代通信領(lǐng)域占據(jù)重要地位。在此提出了將Altera公司的NoisⅡ軟核嵌入到FPGA器件內(nèi)部來(lái)控制高性能直接數(shù)字頻率合成器AD9854的方案，詳細(xì)說(shuō)明了系統(tǒng)設(shè)計(jì)電路的結(jié)構(gòu)和軟件設(shè)計(jì)的方法。提出了一種新的信號(hào)源控制方法，該系統(tǒng)具有頻率分辨高、相位輸出連續(xù)、可視化界面、多波形輸出等優(yōu)點(diǎn)，具有較高的市場(chǎng)實(shí)用價(jià)值。
關(guān)鍵詞：NoisⅡ；DDS；FPGA；信號(hào)源

0 引言
直接數(shù)字頻率合成(DDS)方式即通過(guò)可編程技術(shù)從一個(gè)標(biāo)準(zhǔn)參考時(shí)鐘產(chǎn)生多種頻率，解決了傳統(tǒng)波形發(fā)生器高頻段波形失真的缺點(diǎn)。而Altera公司提供的SoPC Builder工具將NoisⅡCPU軟核嵌入到FPGA內(nèi)部以控制高性能DDS器件AD9854，利用NoisⅡ占用芯片子資源少，成本低，可移植性高的特點(diǎn)。結(jié)合專(zhuān)用DDS的高速型和完備性，很好地解決了控制時(shí)序的不連續(xù)性。同時(shí)又大大減少處理器外圍擴(kuò)展元件數(shù)目，降低外圍電路布局走線(xiàn)的復(fù)雜度，提高系統(tǒng)的抗干擾能力，控制靈活方便，具有較高的性?xún)r(jià)比。便于今后升級(jí)擴(kuò)展。

1 系統(tǒng)功能的整體描述
該系統(tǒng)主要包含3個(gè)單元：FPGA控制單元、AD9854信號(hào)產(chǎn)生單元和人機(jī)交互單元。系統(tǒng)整體框圖如圖1所示。系統(tǒng)了實(shí)現(xiàn)3種波形輸出，可產(chǎn)生0～32 MHz的正弦波、方波以及FSK信號(hào)，同時(shí)在液晶上顯示出相應(yīng)的波形以及工作參數(shù)。外部鍵盤(pán)可以設(shè)置信號(hào)參數(shù)。

1．1 FPGA控制單元
FPGA電路如圖2所示。其中NoisⅡ?yàn)?2位的軟核CPU，外接64 Mb的SDRAM芯片和一片EPCS16的FLASH芯片。定義了一個(gè)基于Avalon總線(xiàn)接口的鍵盤(pán)控制器，用于對(duì)外接鍵盤(pán)進(jìn)行掃描和譯碼。利用SoPC Builder中現(xiàn)有的LCD控制器IP來(lái)實(shí)現(xiàn)對(duì)LCD的控制。擴(kuò)展了AS下載和JTAG調(diào)試口，方便程序控制。