基于FPGA的行間轉移面陣CCD驅動電路設計

1、引言

電荷耦合器件（CCD）是一種光電轉換式圖像傳感器，它將圖像信號直接轉換成電信號。由于CCD具有集成度高、低功耗、低噪聲、測量精度高、壽命長等諸多優(yōu)點，因此在精密測量、非接觸無損檢測、文件掃描與航空遙感等領域中得到了廣泛的應用［1］。面陣列CCD成像器件分為全幀轉移（FullFrame）CCD、幀轉移（Frame.Transfer）CCD、行間轉移（InterlineTransfer）CCD三種類型。行間轉移CCD中的成像區(qū)與存儲區(qū)呈列交錯，因此不需要機械快門，速度最快且能連續(xù)成像；同時在真正的成品中，會在每個像素上加微透鏡從而彌補了填充因子小的缺點。典型的消費級的相機，一般用的都是行間轉移CCD。

CCD器件需要驅動脈沖信號才能正常工作，而驅動電路就為CCD提供所需的時序邏輯和相關的電壓信號，所以驅動電路的研制就顯得十分的重要。CCD的驅動電路主要由供電模塊、驅動器電路和驅動時序產(chǎn)生電路三部分組成。常用的幾種CCD驅動時序產(chǎn)生方法包括：中小規(guī)模數(shù)字邏輯電路驅動方法、使用只讀存儲器方法、微處理器或數(shù)字信號處理器（DSP）、使用可編程邏輯器件，CPLD或FPGA等。本文中驅動時序采用第三種方法可編程邏輯器件FPGA來實現(xiàn)。

2、KodakCCDKAI-0340簡介

KAI-0340是Kodak公司生產(chǎn)的一款行間轉移型面陣CCD，單（雙）通道輸出可選擇（本文中選用單通道輸出模式）。主要的性能參數(shù)如下：

具有以下特征：

·水平、垂直均為兩相驅動，其中一相垂直轉移時鐘為三電平

·電子快門

·低暗電流、高靈敏度

·每行左右兩端各有24個暗像元，可以作為暗電平參考

3、CCD供電模塊

為了保證CCDKAI-0340S正常工作，需要的驅動電壓和直流偏置電壓具體要求如表1所示。

對表1進行分析可知：只需+15V和-9V兩組電壓就可實現(xiàn)對CCD的基本偏置；H1、H2水平移位驅動工作電壓峰峰值為5V（-5V~0V），R復位驅動的工作電壓峰峰值也為5V（-3V~+2V），因此取+5V作為水平和復位驅動時鐘的工作電壓；V1垂直轉移的工作電壓9V（-9V~0V），V2為三電平（-9V、0V、+9V），從而取±9V作為垂直驅動時鐘的工作電壓；電子快門脈沖電壓為VAB~VAB+40V（峰峰值為40V），需要±20V電路來實現(xiàn)。同時結合整個CCD成像系統(tǒng)供電需求，得出所需電壓電平種類為：+3.3V，+5V，±9V，+10V，+15V，±20V。為了提高系統(tǒng)的電源效率，設定整個供電系統(tǒng)的外部輸入電壓為三種：+5V，-10V，+15V。+9V、+10V和+3.3V電壓通過集成穩(wěn)壓器LT1764EQ和LT1764EQ-3.3來實現(xiàn)；-9V通過-10V電壓分壓得到；產(chǎn)生電子快門高壓脈沖所需±20V電源采用±10V脈沖倍壓電路實現(xiàn)，具體電路的原理圖如圖1所示［2］。經(jīng)實際應用表明，電源模塊滿足各功能電路所需電壓及功耗。


　4、驅動器電路

面陣CCDKAI-0340S的驅動時鐘分為水平移位時鐘、復位時鐘、垂直轉移時鐘、電子快門時鐘四種，需要的驅動電壓具體要求見表1。

CCD在單端輸出模式下，水平移位時鐘對應圖像傳感器的管腳連接如下：H1=H1S（5）+H1BL（4）+H2BR（9）;H2=H2S（7）+H2BL（3）+H1BL（8）。H1，H2，R共用一片74AC04驅動器，每個時鐘使用兩個門驅動，再配合濾波電容和鉗位電路便可以實現(xiàn)對面陣CCD的水平和復位驅動。

垂直轉移需要V1、V2兩相驅動時鐘，其中V2為三電平，因為FPGA產(chǎn)生的信號只有‘0’和‘1’兩種狀態(tài)，所以需要將信號V2分解成V2HM和V2ML兩個信號。V1通過一片EL7212進行驅動，配合濾波電容和鉗位電路實現(xiàn)。

V2驅動器選用一片MAX4426，通過V2HM控制其電源端（將V2HM反向）。當V2HM為高的時候，MAX4426產(chǎn)生峰峰值9V的輸出信號，當V2HM由高變低時，MAX4426的電源端被升到18V，從而產(chǎn)生出滿足要求的三電平信號V2。電子快門脈沖電壓為VAB~VAB+40V（峰峰值為40V），使用分立元件產(chǎn)生，具體電路的原理圖如圖2所示。


5、CCD驅動時序設計

KAI-0340S工作需要6路驅動信號：分別是兩相水平移位寄存器時鐘H1、H2；復位脈沖時鐘RL；兩相垂直轉移時鐘V1、V2（分解成V2HM和V2ML）；電子快門時鐘SUB。CCD成像的一個工作周期分三個階段：曝光階段，行間轉移階段和水平移位階段。CCD工作時，首先底層出現(xiàn)電子快門脈沖將光敏區(qū)的電荷清除，電子快門脈沖之后開始圖像信號積分階段，積分完成后V2上的高電平把光敏區(qū)的包含圖像信息的電荷包轉移到擋光的垂直CCD上，接下來通過V1和V2的互補時鐘逐行把垂直CCD中的電荷包轉移到水平CCD上，再通過H1和H2的互補時鐘逐個把水平CCD上的電荷包轉移到浮置擴散輸出節(jié)點，進行電荷測量供后續(xù)電路處理，同時CCD又可進行下一幀圖像的曝光。KAI-0340S的詳細驅動時序關系參見其使用說明書。其中實現(xiàn)H1和H2部分程序如下：

本文選用的FPGA是Xilinx公司的XC2S150，一共有150，000個邏輯門，滿足整個系統(tǒng)的所有需求；采用硬件描述語言VHDL進行邏輯設計，用ModelSim仿真，關鍵部分的波形見圖3。


6、結論

本文的創(chuàng)新是：先將V2三電平進行分解，之后巧妙地利用兩個驅動器和鉗位電路來實現(xiàn)三電平階梯波形的時序驅動；采用FPGA器件來設計行間轉移面陣CCD驅動時序。系統(tǒng)設計完成后，由示波器測試各路輸出的驅動信號，所顯示的波形與仿真波形一致，得到令人滿意的結果。因此本文的驅動電路設計方案能夠滿足的KAI-0340的性能要求，可以用來驅動行間轉移型面陣CCDKAI-0340S。