基于FPGA的時(shí)統(tǒng)模塊可靠性設(shè)計(jì)
加入技術(shù)交流群
本板通過調(diào)線可以設(shè)置外部輸入有效電平(為高或?yàn)榈?，假設(shè)有效電平設(shè)置為高，其外部時(shí)統(tǒng)輸入的同步狀態(tài)機(jī)如圖2所示。本時(shí)統(tǒng)模塊在上電狀態(tài)初始化時(shí)便啟動(dòng)全局計(jì)數(shù)器，當(dāng)在A1狀態(tài)或在A狀態(tài)，以板載溫度補(bǔ)償晶振產(chǎn)生的精確的32MHz時(shí)鐘(誤差1Hz／32MHz)對(duì)輸入時(shí)統(tǒng)進(jìn)行循環(huán)計(jì)數(shù)直到A1或A狀態(tài)改變，計(jì)數(shù)值為Count，在Count基礎(chǔ)上分別加上SET-Offset，SET+Offset便可以設(shè)置下一個(gè)時(shí)統(tǒng)時(shí)鐘周期上升沿調(diào)變?cè)谠试S誤差范圍內(nèi)的計(jì)數(shù)最小和最大允許值，其中SET為32MHz時(shí)鐘對(duì)一個(gè)完整時(shí)統(tǒng)周期的計(jì)數(shù)值，Offset為門限誤差。以移動(dòng)標(biāo)尺方式對(duì)下一次外時(shí)統(tǒng)輸入的沿調(diào)變?cè)O(shè)置了允許誤差范圍。如果在此限定的計(jì)數(shù)范圍內(nèi)出現(xiàn)一次上升沿跳變，說明此時(shí)有外時(shí)統(tǒng)輸入，該時(shí)統(tǒng)信號(hào)是有效的，并依據(jù)此上升沿作為同步，向外提供各種同步時(shí)統(tǒng)信號(hào)，同步誤差為一個(gè)計(jì)數(shù)周期，即20ns。假如在此限定的計(jì)數(shù)范圍內(nèi)沒有出現(xiàn)上升沿跳變，則產(chǎn)生一個(gè)錯(cuò)誤標(biāo)志位。說明沒有外時(shí)統(tǒng)信號(hào)輸入，或者外部輸入時(shí)統(tǒng)信號(hào)無效，此時(shí)經(jīng)由板載溫補(bǔ)晶振產(chǎn)生的32MHz分頻后，產(chǎn)生所需要的各種時(shí)統(tǒng)信號(hào)，對(duì)外轉(zhuǎn)發(fā)，做到自守時(shí)功能。一旦有有效的外部時(shí)統(tǒng)輸入，便可進(jìn)入同步狀態(tài)。若沒有有效時(shí)統(tǒng)輸入，立即轉(zhuǎn)入自守時(shí)狀態(tài)。本文引用地址：http://m.butianyuan.cn/article/191093.htm
2 高速電路EMC設(shè)計(jì)
目前該時(shí)統(tǒng)模塊主要運(yùn)用于CPCI系統(tǒng)，基于PCIExpress接口的電路屬于高速電路，硬件設(shè)計(jì)中的關(guān)鍵要點(diǎn)是高速電路設(shè)計(jì)，進(jìn)行高速電路的PCB設(shè)計(jì)，首先要充分考慮電磁兼容(EMC)。因?yàn)閿?shù)字電路板形成的磁場(chǎng)天線和電場(chǎng)天線往往是整機(jī)設(shè)備最大的干擾源，其EMC性能好壞直接影響到設(shè)備的功能運(yùn)行和認(rèn)證測(cè)試。同時(shí)，設(shè)計(jì)初期考慮電路板的EMC問題，可以降低成本，提高產(chǎn)品合格率，縮短開發(fā)周期，提高系統(tǒng)的抗干擾能力和可靠性。
數(shù)字電路板中因?yàn)榉植紖?shù)引起共電源阻抗耦合和共地阻抗耦合的共模輻射是最多的，而回流面積過大、回流集中問題往往是起因；同時(shí)注意密集的過孔、通孔、過大的安全間距、電地層的分割會(huì)破壞參考面的完整性，達(dá)不到EMC預(yù)想效果。
時(shí)統(tǒng)接收處理模塊數(shù)字電路板布局時(shí)，時(shí)鐘發(fā)生／緩沖分配器首先放置，并且要滿足其間隔距離要求。時(shí)鐘信號(hào)先走線，可以通過串接阻尼電阻或適當(dāng)?shù)膽]波，增大高速信號(hào)的上沿時(shí)間和下沿時(shí)間，減小信號(hào)產(chǎn)生的電磁輻射強(qiáng)度和諧波數(shù)量，或者采用隔離技術(shù)如光隔、變壓器隔離等，同樣能過濾高頻噪聲。在可能的情況下，高速的時(shí)鐘和信號(hào)線最好能跟地走，以達(dá)到回流面積最小的效果，也能解耦電容大小配備適當(dāng)，并盡量靠近器件的電地管腳附近，不但能減小信號(hào)環(huán)流面積，而且能減小電源層耦合噪聲的可能性，從而減小共電源阻抗耦合的共模輻射；鋪銅要寬且不能留孤島，銅皮上多打過孔并和地良好端接；信號(hào)線不懸空并實(shí)現(xiàn)良好端接；器件無用管腳和地良好端接，防止形成電場(chǎng)天線造成共模輻射；另外，3W規(guī)則和20H規(guī)則的執(zhí)行、器件的浪涌保護(hù)等也可以增強(qiáng)數(shù)字電路板的EMC。
3 PCB仿真技術(shù)
通過進(jìn)行PCB仿真，能啟發(fā)新的思想或產(chǎn)生新的策略，還能暴露出原系統(tǒng)中隱藏著的一些問題，以便及時(shí)解決。高速串行電路設(shè)計(jì)中一個(gè)重要的技術(shù)難點(diǎn)就是如何保證信號(hào)的完整性，在進(jìn)行PCB設(shè)計(jì)過程中，有針對(duì)性地對(duì)模塊進(jìn)行信號(hào)完整性分析，對(duì)提高系統(tǒng)的抗干擾能力、可靠性有很大的幫助。在本設(shè)計(jì)中采用的仿真工具是Mentor公司Hyperlynx GHz，Hspice仿真模型由器件的生產(chǎn)廠家提供。
仿真的過程主要包括前仿真和后仿真，以下敘述兩種仿真的具體內(nèi)容。
3．1 前仿真的實(shí)現(xiàn)
前仿真是在進(jìn)行電路布線之前進(jìn)行的仿真，也即是功能仿真。前仿真的主要目的有兩個(gè)：驗(yàn)證原理設(shè)計(jì)的正確性，為電路布線提供設(shè)計(jì)參數(shù)。所以在這個(gè)仿真過程中只需要進(jìn)行一些基本參數(shù)的設(shè)置，通過調(diào)整參數(shù)對(duì)比仿真的結(jié)果，在前仿真時(shí)不需要將PCB的全部信息導(dǎo)入。
評(píng)論