多路接口與E1協(xié)議轉換器設計與實現(xiàn)

上電以后，CPU進行初始化設置。延遲1 ms進行內存地址分配：每個自定義寄存器及I／O均分配一個內存地址，CPU操作時讀寫相應地址即可；接著進行LTC1546／LTC1544模式選擇，將三組接口分別配置為V．35，RS 449，RS 232；然后查詢時隙分配設置輸入，如果已經輸入時隙分配設置，則讀取時隙設置數據，否則，等待時隙設置輸入；協(xié)議轉換器初始化設置完畢，每隔100 ms進行一次線路運行狀態(tài)告警顯示。

4 協(xié)議轉換器測試
4．1 測試平臺搭建
測試平臺由JDSU ANT-5 SDH接入測試儀，協(xié)議轉換器，示意圖如圖8所示。JDSU ANT-5手持型SDH／PDH傳輸分析儀，內置所有必要的接口：從T1Bantam、E1平衡與E1非平衡，到STM-16／OC48光接口；測試速率從1．544 Mb／s～2．5 Gb／s；大屏幕、簡單圖形化界面、中文菜單，易于使用。

首先進行時隙分配設置，將1到15時隙分配給V．35接口，17到30時隙分配給RS 449接口，31時隙分配給RS 232接口。由JDSU ANT-5 SDH接入測試儀發(fā)出的2 MHz信號，進入協(xié)議轉換器，然后分別將V．35，RS 449，RS 232接口環(huán)回，再將輸出的E1信號接入測試儀，在測試儀中測試環(huán)回信號的各種特性。
4．2 測試結果
依照上述測試平臺進行協(xié)議轉換器功能測試，測試結果顯示，誤碼率為0，說明協(xié)議轉換器功能正常。JDSU ANT-5 SDH接入測試儀測試截圖如圖9所示。其中BER為誤碼率。

5 結語
本文提出了一種多路接口與E1的協(xié)議轉換設計方法，并具體介紹了時隙分配及調度、空時隙處理等技術難點。通過實現(xiàn)V.35，RS449，RS 232三路接口與E1的協(xié)議轉換，證明該方案是可行的。另外，本設計具有良好的擴展性，可以方便的根據具體應用添加或去除接口，也可以在本設計的基礎上進行二次開發(fā)，完成更多的功能。