多路接口與E1協(xié)議轉(zhuǎn)換器設(shè)計與實現(xiàn)

摘要：針對通信帶寬越來越高，低速設(shè)備無法連接到高速的E1線路的問題，提出了一種基于可編程邏輯器件FPGA、嵌入式微處理器MPC875的多路接口與E1協(xié)議轉(zhuǎn)換器的設(shè)計，給出了硬件原理框圖及主要元器件的選型，并對多路接口數(shù)據(jù)調(diào)度方法、空時隙處理策略、FPGA結(jié)構(gòu)設(shè)計、軟件設(shè)計流程進行了詳細說明。通過實現(xiàn)RS 232，RS 449，V．35三路接口與E1的協(xié)議轉(zhuǎn)換，證明該方案是可行的。
關(guān)鍵詞：多路接口；E1；協(xié)議轉(zhuǎn)換；FPGA

0 引言
隨著計算機技術(shù)與通信技術(shù)的持續(xù)發(fā)展，人們對高帶寬需求不斷增加，接入DDN(Digital Data Network)網(wǎng)、幀中繼網(wǎng)等高速通信網(wǎng)的應(yīng)用也越來越普遍。E1是我國電信傳輸網(wǎng)一次群使用的傳輸標準，速率是2．048 Mb／s。實現(xiàn)多路接口與E1協(xié)議的相互轉(zhuǎn)換，將可以把多種設(shè)備同時連接至高速的E1線路。本文基于FPGA(Field Programmable Gate Array)、嵌入式微處理器設(shè)計了一個多路接口與E1的協(xié)議轉(zhuǎn)換器，實現(xiàn)RS 232，RS 449，V．35等接口數(shù)據(jù)在E1線路上的高速傳輸。

1 系統(tǒng)原理
1．1 系統(tǒng)描述
多路接口與E1協(xié)議轉(zhuǎn)換示意圖如圖1所示。在發(fā)送端，將多路接口數(shù)據(jù)按照一定順序合并成一路符合E1協(xié)議的數(shù)據(jù)在E1信道上進行傳輸，在接收端，將接收到的E1信號再按發(fā)送端順序分成多路接口數(shù)據(jù)。

1．2 多路接口數(shù)據(jù)映射到E1幀的方法
E1是一種典型的時分復(fù)用結(jié)構(gòu)，一個E1時分復(fù)用幀劃分為32個相等的時隙，編號為CH0～CH31，其中時隙CH0用作幀同步用，時隙CH16用來傳送信令。其余的時隙用來傳送有效數(shù)據(jù)。
通過將不同的接口數(shù)據(jù)插入不同的數(shù)據(jù)時隙，把多路接口數(shù)據(jù)編成一個E1數(shù)據(jù)幀，實現(xiàn)多路接口與E1的協(xié)議轉(zhuǎn)換。
將多路接口數(shù)據(jù)映射到E1時隙中，需要根據(jù)每路接口的速率進行時隙分配，也就是將E1的一個或多個時隙分配給一路接口使用，分配的時隙速率不小于接口速率(每個時隙的速率相當于64 Kb／s)，DTE(Data Terminal Equipment)與DCE(Data Communications Equipment)設(shè)備端時隙分配設(shè)置必須一致。由于協(xié)議轉(zhuǎn)換器沒有自適應(yīng)接口速率的功能，因此時隙的分配通過一個軟件界面由使用者完成。
為了實現(xiàn)對時隙的分配，設(shè)置30個4位的時隙分配寄存器。CPU根據(jù)使用者的時隙分配設(shè)置，生成30個數(shù)據(jù)時隙地址并寫入對應(yīng)時隙分配寄存器。數(shù)據(jù)時隙地址表示的是該數(shù)據(jù)時隙傳送的是哪個接口的數(shù)據(jù)。在發(fā)送端，根據(jù)該地址從相應(yīng)接口讀取數(shù)據(jù)插入對應(yīng)時隙；在接收端，根據(jù)該地址將相應(yīng)時隙數(shù)據(jù)送往對應(yīng)接口。表1為數(shù)據(jù)時隙地址與接口對應(yīng)關(guān)系表，空閑表示該時隙空置沒有使用。

系統(tǒng)將E1時隙分配給多路接口使用，當有時隙沒有被分配時，就會產(chǎn)生空時隙。在本設(shè)計中，系統(tǒng)可支配的最小單位是E1時隙，也就是說，系統(tǒng)可以將一個數(shù)據(jù)時隙分配給一路接口使用，也可以將多個數(shù)據(jù)時隙分配給一路接口使用，當一路接口數(shù)據(jù)不能完全填滿一個或多個時隙時，將會產(chǎn)生半空時隙。比如一個100 Kb／s的接口，占用兩個時隙，將會產(chǎn)生28 Kb／s的空時隙。