高性能FPGA中的高速SERDES接口
萊迪思還為設(shè)計人員提供了完整的PCI Express開發(fā)套件。如圖3所示,萊迪思的PCI Express開發(fā)套件是一個完全集成的開發(fā)平臺,提供了一個完整的硬件/軟件開發(fā)環(huán)境,以加速評估PCI Express技術(shù)。該套件包括PCI Express系統(tǒng)設(shè)計所需的各種元件,其中包括萊迪思的PCI Express端點IP核、 RTL源代碼、項目指南和幾個演示文件,從控制到數(shù)據(jù)的應(yīng)用、驅(qū)動程序、圖形用戶界面及一塊評估電路板。
圖3 Lattice PCI Express開發(fā)套件
無線協(xié)議:CPRI 與 OBSAI
通用公共無線接口( CPRI )和開放基站架構(gòu)組織( OBSAI等)是針對無線基礎(chǔ)設(shè)施的兩種流行的基于分組的協(xié)議標(biāo)準(zhǔn)。LatticeECP3 SERDES也支持這些標(biāo)準(zhǔn)。如圖4所示, LatticeECP3 的SERDES /PCS ASIC模塊支持CPRI / OBSAI物理層。萊迪思還提供完全支持各自協(xié)議棧的CPRI ( 3.0規(guī)范)和OBSAI等( OBSAI-RP3 - 01 )的IP核。
圖4 用LatticeECP3支持CPRI/OBSAI協(xié)議棧
此外, LatticeECP3 SERDES還支持針對實現(xiàn)多跳的低延遲變化要求。在新的遠程無線前端(RRH )拓?fù)浣Y(jié)構(gòu)中,系統(tǒng)要求能夠測量和補償在多跳情況下發(fā)生的延遲變化。為了支持這項工作,非常仔細(xì)地設(shè)計了ECP3 PCS塊,使鏈路延遲變化確定并一致。此外,字對齊延遲變化也是可測量的,一旦知道這個值,在補償寄存器中就會得到報告,從而可以進行系統(tǒng)級的補償。
圖5 用ECP3的 SERDES/PCS實現(xiàn)短延遲選擇
SMPTE
活動圖像和電視工程師協(xié)會(SMPTE )按照SDI或串行數(shù)字接口制定了一套標(biāo)準(zhǔn)。這些標(biāo)準(zhǔn)包括: SMPTE 259M-標(biāo)準(zhǔn)清晰度串行數(shù)字接口(SD - SDI)、SMPTE 292M -高清晰度串行數(shù)字接口(HD - SDI ) ,以及SMPTE 424M - 3Gbps串行數(shù)字接口( 3G-SDI) 。
評論