新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng)

基于FPGA的空間目標(biāo)碰撞預(yù)警系統(tǒng)

作者: 時間:2011-04-06 來源:網(wǎng)絡(luò) 收藏

4.2 MicroBlaze軟核控制器與CAM的連接
芯片中配置一個MicroBlaze軟核控制器以實現(xiàn)對CAM的一系列控制,如復(fù)位、寫入數(shù)據(jù)、讀取數(shù)據(jù)等,MicroBlaze通過PLB總線與CAM相連,同時為便于調(diào)試,在PLB總線上連接了串口等外設(shè)模塊,系統(tǒng)模塊圖如圖5所示。

本文引用地址:http://m.butianyuan.cn/article/191257.htm

h.JPG


4.3 系統(tǒng)執(zhí)行
系統(tǒng)執(zhí)行過程中,Microblaze作為控制器通過執(zhí)行由C語言編寫的軟件程序?qū)崿F(xiàn)對CAM的控制,它的具體操作流程如圖6所示。

i.JPG


在系統(tǒng)內(nèi)部,整個工程的實現(xiàn)和下載共分成4步:首先產(chǎn)生系統(tǒng)的硬件網(wǎng)表,即對嵌入式系統(tǒng)進行綜合;其次產(chǎn)生系統(tǒng)硬件架構(gòu)的比特流文件;再次編譯軟件,并將軟件代碼生成的比特流和系統(tǒng)硬件的比特流合二為一,構(gòu)成完整的系統(tǒng)描述比特流;最后將完整的比特流下載到芯片中。
4.4 驗證結(jié)果分析
經(jīng)過對處理結(jié)果分析可知,此系統(tǒng)驗證了設(shè)計算法的正確性。所搭建系統(tǒng)時鐘頻率為62.5 MHz,時鐘周期為16 ns,通過在代碼內(nèi)部添加時鐘計數(shù)器,并且使用ChipScope邏輯分析儀進行波形分析,可知系統(tǒng)執(zhí)行一次篩選操作所需要的時鐘周期數(shù)為114 296 649個,即1.8 s左右。
4.5 系統(tǒng)擴展能力分析
在后續(xù)研究中通過對CAM容量的擴展,可以增加待篩選目標(biāo)的數(shù)量。CAM容量的擴展,需要占用更多的芯片資源,同時其運行頻率會有所降低,以某Spartan3A芯片為例,三者之間的關(guān)系如表3、表4、表5所示。

j.JPG


考慮到成本問題,本設(shè)計所使用的芯片為賽靈思公司的型號為XC3S700AN,由表3~表5可知,在擴展CAM容量時,需要綜合考慮所需CAM容量、所選FPGA芯片資源情況以及運行頻率三者之間的關(guān)系。

5 結(jié)論
采用賽靈思公司MicroBlaze軟核控制器和內(nèi)容可尋址存儲器(CAM)所搭建的預(yù)警平臺實現(xiàn)了總目標(biāo)數(shù)為16的目標(biāo)群中危險目標(biāo)的篩選操作。軟核控制器與CAM模塊同在一片F(xiàn)PGA芯片中實現(xiàn),管理和操作起來比較方便,便于系統(tǒng)實現(xiàn)小型化、集成化。受到FPGA自身容量的限制,在擴展CAM容量時可以考慮選用更大容量的FPGA芯片,或者應(yīng)用外接大容量專有CAM芯片,實現(xiàn)大規(guī)模目標(biāo)的并行匹配操作。


上一頁 1 2 3 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉