基于FPGA的高性能DAC芯片測(cè)試與研究

D/A 轉(zhuǎn)換器作為連接數(shù)字系統(tǒng)與模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此，研究DAC 芯片的測(cè)試方法，對(duì)高速、高分辨率DAC 芯片的研發(fā)具有十分重要的意義。

　　目前，波形測(cè)量和分析協(xié)會(huì)已提出了DAC 測(cè)試的技術(shù)標(biāo)準(zhǔn)IEEE Std.1057，里面的術(shù)語(yǔ)和測(cè)試方法為DAC 測(cè)試提供了更多的參考。傳統(tǒng)的標(biāo)準(zhǔn)測(cè)試只適于信號(hào)發(fā)生器、示波器等測(cè)試儀器，但是測(cè)試精度不高；大規(guī)模芯片測(cè)試時(shí)則使用自動(dòng)測(cè)試設(shè)備（ATE），但是成本很高；最近提出的DAC 的測(cè)試方法，比如結(jié)合V777 數(shù)字測(cè)試系統(tǒng)可以進(jìn)行DAC 測(cè)試，應(yīng)用模擬濾波器進(jìn)行音頻DAC 測(cè)試，利用數(shù)?；旌闲盘?hào)測(cè)試系統(tǒng)Quartet 對(duì)高速DAC 進(jìn)行測(cè)試，等等[5]，這些方法在通用性、精確度和成本方面無(wú)法同時(shí)滿足。為了達(dá)到上述要求，提出了基于FPGA 的高性能DAC 芯片回路測(cè)試法。

　　1 DAC 主要技術(shù)參數(shù)

　　DAC 的主要技術(shù)參數(shù)基本上可以分為靜態(tài)特性參數(shù)和動(dòng)態(tài)特性參數(shù)。DAC 的靜態(tài)特性參數(shù)用來(lái)確定其轉(zhuǎn)換的精確度，主要包括失調(diào)誤差（Offset Error）、增益誤差（Gain Error）、積分非線性誤差（INL）以及微分非線性誤差（DNL）等。DAC動(dòng)態(tài)特性參數(shù)用來(lái)確定其交流條件下的性能，主要包括信噪比（SNR）、信號(hào)噪聲和失真比（SINAD）、有效位數(shù)（ENOB）、總諧波失真（THD），以及無(wú)雜散動(dòng)態(tài)范圍（SFDR）等。

　　2 測(cè)試方案

　　2.1 設(shè)計(jì)原理

　　DAC 芯片參數(shù)回路測(cè)試法，就是將待測(cè)信號(hào)形成一個(gè)完整的信號(hào)回路。首先，使用FPGA 產(chǎn)生待測(cè)信號(hào)，經(jīng)過(guò)DAC芯片后轉(zhuǎn)換成模擬信號(hào)，再經(jīng)過(guò)濾波、放大電路和ADC 芯片轉(zhuǎn)換成數(shù)字信號(hào)，存儲(chǔ)在FPGA 的RAM 里，然后使用QuartusII 軟件Signal tap II 工具取出數(shù)據(jù)，導(dǎo)入Matlab 軟件后，就可以對(duì)數(shù)字信號(hào)進(jìn)行分析和計(jì)算，從而得到DAC 的技術(shù)參數(shù)[6]。在ADC 采樣之前使用模擬信號(hào)接收器，如示波器、頻譜儀等，可與后端測(cè)試結(jié)果比較分析。設(shè)計(jì)原理如圖1 所示。

　　由于FPGA 使用非常靈活，通過(guò)配置不同的編程數(shù)據(jù)可以產(chǎn)生不同的電路功能，對(duì)于不同分辨率和采樣速度的DAC芯片都可以進(jìn)行參數(shù)測(cè)試；濾波和運(yùn)算放大電路盡可能地降低信號(hào)在轉(zhuǎn)換和傳遞過(guò)程中的噪聲；數(shù)字信號(hào)在分析和計(jì)算方面比模擬信號(hào)更加準(zhǔn)確，保證了測(cè)試系統(tǒng)的精確度；相對(duì)于其他DAC 測(cè)試系統(tǒng)來(lái)說(shuō)，本測(cè)試方案使用的元器件比較少，成本比較低。

圖1 設(shè)計(jì)原理

　　2.2 硬件實(shí)現(xiàn)

　　DAC 使用12 位分辨率、250 Ms/s 采樣速度的DAC 芯片，芯片采用LVDS 差分電路、PTAT 基準(zhǔn)源以及4+4+4 電流源陣列等關(guān)鍵技術(shù)設(shè)計(jì)，可以滿足高速高分辨率轉(zhuǎn)換電路處理的要求。FPGA 是Altera 公司Cyclone III 系列EP3C25Q240C8 芯片，功耗小，系統(tǒng)綜合能力強(qiáng)，價(jià)格較低，包含了24*個(gè)邏輯單元、594 Kbit 內(nèi)存空間和4 個(gè)鎖相環(huán)，硬件資源完全可以滿足測(cè)試的要求[8] 。ADC 是LINEAR 公司的LTC2242-12 芯片，交流特性非常好，降低了測(cè)試系統(tǒng)帶來(lái)的誤差。運(yùn)算放大器是ADI 公司的AD8008 芯片，非常好的驅(qū)動(dòng)特性保證了DAC 芯片輸出信號(hào)的質(zhì)量，提高了DAC 的驅(qū)動(dòng)能力。