基于FPGA的數(shù)字示波器
加入技術(shù)交流群
2．2 采樣分析及A／D數(shù)據(jù)采集電路
對(duì)于信號(hào)的采樣分為兩種方法，實(shí)時(shí)采樣和等效采樣。實(shí)時(shí)取樣對(duì)波形進(jìn)行等時(shí)間間隔取樣，按照取樣先后的次序進(jìn)行A／D轉(zhuǎn)換，并存入存儲(chǔ)器中。等效時(shí)間取樣方式是先采用“取樣技術(shù)”，將周期性的高頻信號(hào)變換成波形與其相似的周期性低頻信號(hào)，然后再做進(jìn)一步的處理，因而可以比較容易地獲得很寬的頻帶寬度。但等效時(shí)間取樣僅限于處理重復(fù)性的周期信號(hào)。圖3是實(shí)時(shí)采樣和等效采樣的對(duì)比。本文引用地址：http://m.butianyuan.cn/article/191331.htm
由于系統(tǒng)的最高時(shí)鐘為50MHz，綜合以上考慮和現(xiàn)實(shí)要求，該系統(tǒng)采用了等效采樣和實(shí)時(shí)采樣兩種采樣方式。當(dāng)輸入信號(hào)頻率低于10M-Hz，選用實(shí)時(shí)采樣；反之，選用等效采樣。數(shù)據(jù)采集電路中AD芯片選用TI公司的ADS830E，它是一個(gè)單通道并行8位的模／數(shù)轉(zhuǎn)換器，采樣速率最高可達(dá)60 MHz。為了減少硬件電路的設(shè)計(jì)和消除其他信號(hào)的干擾，A／D數(shù)據(jù)采集中的采樣時(shí)鐘由FPGA提供。
2．3 單片機(jī)控制模塊設(shè)計(jì)
單片機(jī)控制模塊采用TI公司的MSP430F149單片機(jī)。MSP430F149控制信號(hào)調(diào)理模塊以及按鍵的輸入等。
2．4 系統(tǒng)中FPGA設(shè)計(jì)
2．4．1 時(shí)鐘分頻電路設(shè)計(jì)
該數(shù)據(jù)采集系統(tǒng)具有比較寬的測量范圍，在FPGA內(nèi)部設(shè)計(jì)了一個(gè)分頻電路，用來實(shí)現(xiàn)針對(duì)不同頻率的被測信號(hào)選擇不同的采樣頻率，確保采集數(shù)據(jù)更加精確。圖4是使用Verilog實(shí)現(xiàn)的分頻電路，該電路可以實(shí)現(xiàn)對(duì)50 MHz頻率的時(shí)鐘源進(jìn)行分頻。分頻比可由程序控制，從而使時(shí)鐘滿足A／D采集的需求。
評(píng)論