基于FPGA的數(shù)字示波器

摘要：提出一種基于FPGA的簡易數(shù)字示波器設(shè)計方法，硬件上采用以Altera公司的EP2C8Q208CN現(xiàn)場可編程門陣列芯片作為核心器件，同時結(jié)合FPGA和NIOS軟核的優(yōu)勢，設(shè)計高效的片上可編程系統(tǒng)(SoPC)對高速A／D所采集的數(shù)據(jù)進(jìn)行快速存儲和處理。整機(jī)測試表明，系統(tǒng)各功能正常，整個系統(tǒng)集成度高，體積小，可靠性高，易于程控，使用靈活。
關(guān)鍵詞：現(xiàn)場可編程邏輯門陣列；信號調(diào)整；高速A／D；片上可編程系統(tǒng)

高速數(shù)字化采樣技術(shù)和FPGA技術(shù)的發(fā)展對傳統(tǒng)測試儀器的體系結(jié)構(gòu)，包括傳統(tǒng)測量方法、傳統(tǒng)儀器的定義和分類等都產(chǎn)生深刻的影響。伴隨數(shù)字技術(shù)的發(fā)展，數(shù)字示波器展現(xiàn)了其強(qiáng)大的功能：智能捕獲、參數(shù)分析、時頻等變換處理、超大規(guī)模數(shù)據(jù)波形存儲以及數(shù)據(jù)上網(wǎng)共享等。與傳統(tǒng)模擬示波器相比，數(shù)字示波器不僅具有可存儲波形，體積小，功耗低，使用方便等優(yōu)點，而且還具有強(qiáng)大的信號實時處理分析功能。

1 系統(tǒng)組成
設(shè)計的數(shù)字示波器總體框圖如圖1所示。

系統(tǒng)主要包括信號調(diào)理模塊、A／D轉(zhuǎn)換模塊、控制器模塊、時鐘產(chǎn)生模塊、觸發(fā)電路、數(shù)據(jù)緩存模塊、數(shù)據(jù)快速處理模塊、輸入模塊及顯示模塊?？刂破髂K由MSP430單片機(jī)組成，用來控制信號調(diào)理模塊和A／D轉(zhuǎn)換模塊以及按鍵輸入；時鐘產(chǎn)生模塊、數(shù)據(jù)緩存模塊，數(shù)據(jù)快速處理模塊這三個部分在FPGA內(nèi)部完成；數(shù)據(jù)快速處理模塊是由基于FPGA的SoPC來完成的，同時SoPC還控制TFT液晶的顯示。

2 系統(tǒng)理論分析及硬件實現(xiàn)
2．1 信號調(diào)理模塊
信號調(diào)理電路包括衰減網(wǎng)絡(luò)、電壓跟隨電路、程控放大電路和直流偏置電路等。信號調(diào)理電路框圖如圖2所示。

為了保證輸入信號在AD芯片的參考電壓范圍內(nèi)，當(dāng)大信號輸入時，必須通過衰減網(wǎng)絡(luò)對其進(jìn)行衰減，以滿足A／D采集電路的電壓要求。通過電阻網(wǎng)絡(luò)分壓實現(xiàn)信號的衰減，衰減倍數(shù)有1／2和1／20兩種，通過單片機(jī)控制繼電器(TQ2-5)，實現(xiàn)對兩種衰減倍數(shù)的切換；另外，電容網(wǎng)絡(luò)是進(jìn)行相位補(bǔ)償，通過可調(diào)電容可以實現(xiàn)相位的補(bǔ)償。電壓跟隨電路作為隔離級，可減小后級電路對前級電路的影響。電壓跟隨電路由TI公司的OPA656構(gòu)成，OPA656是寬帶單位增益穩(wěn)定FET輸入運(yùn)算放大器。
程控放大電路由程控增益芯片AD603和雙通道串口數(shù)／模轉(zhuǎn)換器TLV5638組成。單片機(jī)通過控制TLV5638的通道A產(chǎn)生高精度模擬電壓，用于調(diào)節(jié)AD603的放大倍數(shù)。直流偏置電路中，單片機(jī)控制TLV5638，使其OUTB引腳輸出一個直流電壓，該電壓經(jīng)過NE5532組成的等比例反向器后接到OPA656的反向輸入端，可以通過這個電壓來確定OPA656的輸出，反映到屏幕上是波形的中線位置。如果液晶顯示的波形偏下或者偏上，可以調(diào)節(jié)TLV5638的B端輸出來調(diào)節(jié)。