OrCAD的電路優(yōu)化設(shè)計(jì)

ORCAD是由美國ORCAD公司于八十年代末推出的EDA軟件，每天都會(huì)有百萬計(jì)的電子工程師、PCB設(shè)計(jì)師在使用。它是世界上使用最廣的EDA軟件，相對于其它EDA軟件而言，它的功能也是最強(qiáng)大的，由于ORCAD軟件使用了軟件狗防盜版，因此在國內(nèi)它并不普及。但是它以其良好的人機(jī)交互性能，完善的電路模擬、仿真、設(shè)計(jì)等功能，已成為微機(jī)級EDA的標(biāo)準(zhǔn)系列軟件之一。本文基于OrCAD/PSpice9的電路優(yōu)化設(shè)計(jì)方法，通過實(shí)例分析了有源濾波器的優(yōu)化設(shè)計(jì)過程。

　　一、OrCAD/PSpice9軟件的特點(diǎn)
　　OrCAD/PSpice9不僅可以對模擬電路、數(shù)字電路、數(shù)/模混合電路等進(jìn)行直流、交流、瞬態(tài)等基本電路特性的分析，而且可以進(jìn)行蒙托卡諾（Monte Carlo）統(tǒng)計(jì)分析，最壞情況（Worst Case）分析、優(yōu)化設(shè)計(jì)等復(fù)雜的電路特性分析。相比PSpice8.0及以前版本，具有如下新的特點(diǎn)：

　　1 改變了批處理運(yùn)行模式?？梢栽赪INDOWS環(huán)境下，以人機(jī)交互方式運(yùn)行。繪制好電路圖，即可直接進(jìn)行電路模擬，無需用戶編制繁雜的輸入文件。在模擬過程中，可以隨時(shí)分析模擬結(jié)果，從電路圖上修改設(shè)計(jì)。
　　2 以O(shè)rCAD/Capture作為前端模塊。除可以利用Capture的電路圖輸入這一基本功能外，還可實(shí)現(xiàn)OrCAD中設(shè)計(jì)項(xiàng)目統(tǒng)一管理，具有新的元器件屬性編輯工具和其他多種高效省時(shí)的功能。
　　3 將電路模擬結(jié)果和波形顯示分析兩大模塊集成在一起。Probe只是作為其中的一個(gè)窗口，這樣可以啟動(dòng)多個(gè)電路模擬過程，隨時(shí)修改電路特性分析的參數(shù)設(shè)置，并可在重新進(jìn)行模擬后繼續(xù)顯示、分析新的模擬結(jié)果。
　　4 引入了模擬類型分組的概念。每個(gè)模擬類型分組均有各自的名稱，分析結(jié)果數(shù)據(jù)單獨(dú)存放在一個(gè)文件中，同一個(gè)電路可建立多個(gè)模擬類型分組，不同分組也可以針對同一種特性分析類型，只是分析參數(shù)不同。
　　5 擴(kuò)展了模型參數(shù)生成軟件的功能。模型參數(shù)生成軟件ModelED可以統(tǒng)一處理以文本和修改規(guī)范兩種形式提取模型參數(shù)；新增了達(dá)林頓器件的模型參數(shù)提?。煌瓿赡Ｐ蛥?shù)提取后，自動(dòng)在圖形符號庫中增添該器件符號。
　　6 增加了亞微米MOS器件模型EKV2-6。EKV2-6是一種基于器件物理特性的模型，適用于采用亞微米工藝技術(shù)的低壓、小電流模擬電路和數(shù)/?；旌想娐返哪M分析。

　　二、 電路優(yōu)化設(shè)計(jì)
　　所謂電路優(yōu)化設(shè)計(jì)，是指在電路的性能已經(jīng)基本滿足設(shè)計(jì)功能和指標(biāo)的基礎(chǔ)上，為了使得電路的某些性能更為理想，在一定的約束條件下，對電路的某些參數(shù)進(jìn)行調(diào)整，直到電路的性能達(dá)到要求為止。OrCAD/PSpice9軟件中采用Pspice Optimizer模塊對電路進(jìn)行優(yōu)化設(shè)計(jì)，可以同時(shí)調(diào)整電路中8個(gè)元器件的參數(shù)，以滿足最多8個(gè)目標(biāo)參數(shù)和約束條件的要求。可以根據(jù)給定的模型和一組晶體管特性數(shù)據(jù)，優(yōu)化提取晶體管模型參數(shù)。

　　1 電路優(yōu)化基本條件
　　調(diào)用Pspice Optimizer模塊對電路進(jìn)行優(yōu)化設(shè)計(jì)的基本條件如下：
　　電路已經(jīng)通過了Pspice的模擬，相當(dāng)于電路除了某些性能不夠理想外，已經(jīng)具備了所要求的基本功能，沒有其他大的問題。
　　電路中至少有一個(gè)元器件為可變的值，并且其值的變化與優(yōu)化設(shè)計(jì)的目標(biāo)性能有關(guān)。在優(yōu)化時(shí)，一定要將約束條件（如功耗）和目標(biāo)參數(shù)（如延遲時(shí)間）用節(jié)點(diǎn)電壓和支路電流信號表示。
　　存在一定的算法，使得優(yōu)化設(shè)計(jì)的性能能夠成為以電路中的某些參數(shù)為變量的函數(shù)，這樣Pspice才能夠通過對參數(shù)變化進(jìn)行分析來達(dá)到衡量性能好壞的目的。

　　2 電路優(yōu)化設(shè)計(jì)步驟
　　調(diào)用Pspice Optimizer進(jìn)行電路優(yōu)化設(shè)計(jì)，一般按以下4個(gè)步驟：
　　(1) 新建設(shè)計(jì)項(xiàng)目，完成電路原理圖設(shè)計(jì)。這一i的關(guān)鍵是在電路中放置OPTPARAM符號，用于設(shè)置電路優(yōu)化設(shè)計(jì)過程中需要調(diào)整的元器件名稱及有關(guān)參數(shù)值；
　　(2) 根據(jù)待優(yōu)化的特性參數(shù)類別調(diào)用Pspice A/D進(jìn)行電路模擬檢驗(yàn)，確保電路設(shè)計(jì)能正常工作，基本滿足功能和特性要求；
　　(3) 調(diào)用Pspice Optimizer模塊，設(shè)置可調(diào)整的電路元器件參數(shù)、待優(yōu)化的目標(biāo)參數(shù)和約束條件等與優(yōu)化有關(guān)的參數(shù)。這一i是優(yōu)化設(shè)計(jì)的關(guān)鍵。優(yōu)化參數(shù)設(shè)置是否合適將決定能否取得滿意的優(yōu)化結(jié)果；
(4) 啟動(dòng)優(yōu)化迭代過程，輸出優(yōu)化結(jié)果。
電路優(yōu)化設(shè)計(jì)的過程框圖如圖1所示。

--EndFragment-->
　　
　　3 電路優(yōu)化設(shè)計(jì)實(shí)例
　　濾波器電路如圖2所示。優(yōu)化目標(biāo)要求中心頻率（Fc）為10Hz；3dB帶寬(BW)為1Hz，容差為10%；增益（G）為10，容差為10%。