基于FPGA的多通道HDLC收發(fā)電路設(shè)計(jì)

HDLC(High Level Date Link Control)協(xié)議是通信領(lǐng)域中應(yīng)用最廣泛的協(xié)議之一，它是面向比特的高級(jí)數(shù)據(jù)鏈路控制規(guī)程，具有差錯(cuò)檢測(cè)功能強(qiáng)大、高效和同步傳輸?shù)奶攸c(diǎn)。目前市場(chǎng)上有很多專用的HDLC芯片，但這些芯片大多控制復(fù)雜，通道數(shù)目有限；另一方面，專用芯片的使用會(huì)有效增大PCB板面積，不利于設(shè)備的小型化，而且?guī)砀叱杀镜葐栴}。
FPGA能對(duì)任意數(shù)據(jù)寬度的信號(hào)進(jìn)行處理，內(nèi)部的功能模塊可以并行處理。因此，采用FPGA技術(shù)設(shè)計(jì)HDLC協(xié)議控制器可以均衡整個(gè)系統(tǒng)的負(fù)荷，實(shí)現(xiàn)多通道的高性能HDLC協(xié)議控制器，保證通信的可靠性。同時(shí)它還具有設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛用于特殊芯片設(shè)計(jì)中。本設(shè)計(jì)中采用Altera公司的EP2C70F672C8芯片來實(shí)現(xiàn)HDLC協(xié)議控制器。

1 HDLC協(xié)議簡介
在HDLC通信方式中，所有信息都是以幀的形式傳送，HDLC幀格式，如表1所示。

(1)標(biāo)志字。
皿LC協(xié)議規(guī)定，所有信息傳輸必須以―個(gè)標(biāo)志字開始，且以同一個(gè)標(biāo)志字結(jié)束，這個(gè)標(biāo)志字是01111110。開始標(biāo)志到結(jié)束標(biāo)志之間構(gòu)成―個(gè)完整的信息單位，稱為一幀。接收方可以通過搜索01111110來探知幀的開始和結(jié)束，以此建立幀同步。在幀與幀之間的空載期，可連續(xù)發(fā)送標(biāo)志字來做填充。
(2)信息段及“0”比特插入技術(shù)。
HDLC幀的信息長度是可變的，可傳送標(biāo)志字以外的任意二進(jìn)制信息。為了確保標(biāo)志字是獨(dú)一無二的，發(fā)送方在發(fā)送信息時(shí)采用“0”比特插入技術(shù)，即發(fā)送方在發(fā)送除標(biāo)志字符外的所有信息時(shí)(包括校驗(yàn)位)，只要遇到連續(xù)的5個(gè)“1”，就自動(dòng)插入一個(gè)“0”；反之，接收方在接收數(shù)據(jù)時(shí)，只要遇到連續(xù)的5個(gè)“1”，就自動(dòng)將其后的“0”刪掉。“0”比特插入和刪除技術(shù)也使得’HDLC具有良好的傳輸透明性，任何比特代碼都可傳輸。
(3)地址段及控制段。
地址字段為8位，也可以8的倍數(shù)進(jìn)行擴(kuò)展，用于標(biāo)識(shí)接收該幀的棧地址；控制字段為8位，發(fā)送方的控制字段用來表示命令和響應(yīng)的類別和功能。
(4)幀校驗(yàn)。
HDLC采用16位循環(huán)冗余校驗(yàn)碼(CRC-16)進(jìn)行差錯(cuò)控制，其生成多項(xiàng)式為x16+x12+x5+1，差錯(cuò)校驗(yàn)指對(duì)整個(gè)幀的內(nèi)容作CRC循環(huán)冗余校驗(yàn)，即對(duì)在糾錯(cuò)范圍內(nèi)的錯(cuò)碼進(jìn)行糾正，對(duì)在校錯(cuò)范圍內(nèi)的錯(cuò)碼進(jìn)行校驗(yàn)，但不能糾正。標(biāo)志位和按透明規(guī)則插入的所有“0”不在校驗(yàn)的范圍內(nèi)。