基于可編程邏輯器件的數(shù)字電路設(shè)計

0 引 言
可編程邏輯器件PLD(Programmable Logic De-vice)是一種數(shù)字電路，它可以由用戶來進行編程和進行配置，利用它可以解決不同的邏輯設(shè)計問題。PLD由基本邏輯門電路、觸發(fā)器以及內(nèi)部連接電路構(gòu)成，利用軟件和硬件(編程器)可以對其進行編程，從而實現(xiàn)特定的邏輯功能。可編程邏輯器件自20世紀(jì)70年代初期以來經(jīng)歷了從PROM，PLA，PAL，GAL到CPLD和FPGA的發(fā)展過程，在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面都有很大的改進和提高。
隨著數(shù)字集成電路的不斷更新和換代，特別是可編程邏輯器件的出現(xiàn)，使得傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法發(fā)生了根本的改變?？删幊踢壿嬈骷撵`活性使得硬件系統(tǒng)設(shè)計師在實驗室里用一臺計算機、一套相應(yīng)的EDA軟件和可編程邏輯芯片就可以完成數(shù)字系統(tǒng)設(shè)計與生產(chǎn)。

1 Max+plusⅡ簡介
Max+plusⅡ是一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計環(huán)境，使設(shè)計者能對Altera的各種CPLD系列方便地進行設(shè)計輸入、快速處理和器件編程。Max+plusⅡ開發(fā)系統(tǒng)具有強大的處理能力和高度的靈活性，其主要優(yōu)點：與結(jié)構(gòu)無關(guān)、多平臺、豐富的設(shè)計庫、開放的界面、全集成化、支持多種硬件描述語言(HDL)等。
數(shù)字系統(tǒng)的設(shè)計采用自頂向下、由粗到細，逐步分解的設(shè)計方法，最頂層電路是指系統(tǒng)的整體要求，最下層是具體的邏輯電路的實現(xiàn)。自頂向下的設(shè)計方法將一個復(fù)雜的系統(tǒng)逐漸分解成若干功能模塊，從而進行設(shè)計描述，并且應(yīng)用EDA軟件平臺自動完成各功能模塊的邏輯綜合與優(yōu)化，門級電路的布局，再下載到硬件中實現(xiàn)設(shè)計，具體設(shè)計過程如下。
1．1 設(shè)計輸入
Max+plusⅡ支持多種設(shè)計輸入方式，如原理圖輸入、波形輸入、文本輸入和它們的混合輸入。
1．2 設(shè)計處理
設(shè)計輸入完后，用Max+plusⅡ的編譯器編譯、查錯、修改直到設(shè)計輸入正確，同時將對輸入文件進行邏輯簡化、優(yōu)化，最后生成一個編程文件，這是設(shè)計的核心環(huán)節(jié)。
1．3 設(shè)計檢查
Max+plusⅡ為設(shè)計者提供完善的檢查方法設(shè)計仿真和定時分析，其目的是檢驗電路的邏輯功能是否正確，同時測試目標(biāo)器件在最差情況下的時延，這一查錯過程對于檢驗組合邏輯電路的競爭冒險和時序邏輯電路的時序、時延等至關(guān)重要。
1．4 器件編程
當(dāng)電路設(shè)計、校驗之后，Max+plusⅡ的Program-mer將編譯器所生成的編譯文件下載到具體的CPLD器件中，即實現(xiàn)目標(biāo)器件的物理編程。