新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于SOPC技術(shù)的PET瓶缺陷檢測(cè)系統(tǒng)設(shè)計(jì)

基于SOPC技術(shù)的PET瓶缺陷檢測(cè)系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2009-07-03 來(lái)源:網(wǎng)絡(luò) 收藏

摘 要:介紹基于技術(shù)的系統(tǒng)的軟、硬件設(shè)計(jì)方法。利用 Builder在FPGA芯片EP2C35F6726C上配置的NIOSⅡ軟核處理器作為控制核心,在Avalon總線上掛接接口模塊和用戶自定義邏輯模塊,于NIOSⅡ中使用C++編程實(shí)現(xiàn)圖像檢測(cè)判別準(zhǔn)則,并加上FPGA的外圍單元,共同完成系統(tǒng)主要的功能設(shè)計(jì)。實(shí)驗(yàn)結(jié)果表明,該設(shè)計(jì)方法可行、可靠,檢測(cè)效果快速精確。該設(shè)計(jì)在圖像處理中采用并行處理設(shè)計(jì),其應(yīng)用上具有一定的幫助性和可借鑒性,也證明FPGA在圖像處理方面的優(yōu)越性。采用FPGA并行處理的方法進(jìn)行圖像識(shí)別,系統(tǒng)處理速度快、集成度高、成本低、維護(hù)方便。
關(guān)鍵詞:NIOSⅡ; Builder;FPGA;圖像處理

本文引用地址:http://m.butianyuan.cn/article/192004.htm


0 引 言
隨著生活水平的提高,飲料的市場(chǎng)需求量也不斷增加,產(chǎn)品的質(zhì)量已成為生產(chǎn)廠商和消費(fèi)者關(guān)注的問(wèn)題。目前,市場(chǎng)上幾乎所有的飲料瓶都是采用(環(huán)保塑膠)切片來(lái)注塑加工成型的。在進(jìn)行灌裝的工序時(shí),高速旋蓋子系統(tǒng)中瓶會(huì)出現(xiàn)蓋擰松、高蓋和歪蓋等情況;這些情況中輕微的會(huì)導(dǎo)致產(chǎn)品外觀不美觀,嚴(yán)重的會(huì)導(dǎo)致飲料內(nèi)部質(zhì)量發(fā)生變化。所以為了減少不合格品的數(shù)量,需要增加必要的檢測(cè)工序。
傳統(tǒng)的方法是在計(jì)算機(jī)中利用軟件實(shí)現(xiàn)圖像處理系統(tǒng),這是一個(gè)相對(duì)耗時(shí)的過(guò)程,而且對(duì)于處理速度要求很高的檢測(cè)系統(tǒng)來(lái)說(shuō),用這種方法也會(huì)逐漸不能滿足現(xiàn)代化大生產(chǎn)的高速生產(chǎn)節(jié)拍要求,給視覺檢測(cè)實(shí)現(xiàn)100 %在線檢測(cè)方面帶來(lái)了局限性。FPGA器件的可編程片上系統(tǒng)(SOPC)在設(shè)計(jì)的靈活性、功能的可裁剪性和軟硬件的可編程性上具有良好的集成度和成本較低等特點(diǎn),為圖像處理系統(tǒng)帶來(lái)了新的解決方案,并具有極大的靈活性。目前并行處理是解決系統(tǒng)實(shí)時(shí)性問(wèn)題的有效方法。

l 系統(tǒng)硬件的實(shí)現(xiàn)
設(shè)計(jì)采用FPGA芯片EP2C35F6726C,利用SOPC技術(shù)設(shè)計(jì)實(shí)現(xiàn)一個(gè)能檢測(cè)PET瓶缺陷的系統(tǒng)。即針對(duì)PET瓶灌裝后高蓋、歪蓋等缺陷情況進(jìn)行快速檢測(cè)判別,以確定并報(bào)警剔除不合格產(chǎn)品。系統(tǒng)主要由圖像采集模塊、FPGA圖像處理模塊、圖像顯示模塊和判別模塊四部分組成。系統(tǒng)硬件平臺(tái)如圖1所示。

在生產(chǎn)線上待檢測(cè)產(chǎn)品經(jīng)過(guò)傳送帶輸送到達(dá)指定位置時(shí),光電傳感器產(chǎn)生感應(yīng)信號(hào),傳送帶停止一段時(shí)間,系統(tǒng)開始進(jìn)行PET瓶。按下按鍵后由圖像采集模塊(TRDB-DC2)采集圖像數(shù)據(jù),通過(guò)硬件器件,將數(shù)據(jù)RAW轉(zhuǎn)換成RGB格式,再進(jìn)行圖像預(yù)處理,并在SDRAM中保存相應(yīng)的數(shù)據(jù),以利于進(jìn)行后期圖像處理,同時(shí)也可以通過(guò)操作相應(yīng)按鍵在VGA上實(shí)時(shí)顯示出該圖像。系統(tǒng)在FPGA芯片EP2C35F6726C上配置的NIOSⅡ軟核處理器作為控制核心,并在Avalon總線上掛接相應(yīng)的接口模塊和用戶自定義邏輯模塊,與FPGA的外圍單元共同完成系統(tǒng)后期的圖像處理、實(shí)時(shí)顯示剔除操作等功能。系統(tǒng)硬件設(shè)計(jì)框如圖2所示。整個(gè)設(shè)計(jì)采用自上而下的設(shè)計(jì)方法,在SOPC Builder中搭建系統(tǒng)硬件模塊。將所需的各功能模塊通過(guò)Avalon總線集成。SOPC Builder具有強(qiáng)大的系統(tǒng)集成特性,充分利用現(xiàn)有的IP,大大縮短了設(shè)計(jì)周期,在很短的時(shí)間內(nèi)就可以構(gòu)建一個(gè)穩(wěn)定的系統(tǒng),進(jìn)而基于硬件完成系統(tǒng)中各模塊的軟件設(shè)計(jì),最后集合成系統(tǒng),如圖3所示。

c++相關(guān)文章:c++教程



上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉