用低成本FPGA解決高速存儲(chǔ)器接口挑戰(zhàn)

由于線路速率繼續(xù)增長(zhǎng)，DDR SDRAM在網(wǎng)絡(luò)應(yīng)用中正在被廣泛地采用。不斷增加的系統(tǒng)帶寬要求正在推動(dòng)存儲(chǔ)器接口速度提高，而成本仍不斷壓低。LatticeEC FPGA系列的專門而靈活的DDR能力使設(shè)計(jì)者擁有滿足下一代存儲(chǔ)器控制器需求的低成本解決方案。

存儲(chǔ)器已廣泛地應(yīng)用于當(dāng)今的電子系統(tǒng)。由于系統(tǒng)帶寬的不斷增加，存儲(chǔ)器技術(shù)針對(duì)更高的速度和性能進(jìn)行了優(yōu)化。結(jié)果，下一代存儲(chǔ)器接口的設(shè)計(jì)變得越來(lái)越具有挑戰(zhàn)性。在諸如FPGA的可編程器件中實(shí)現(xiàn)高速、高效的存儲(chǔ)器接口對(duì)于設(shè)計(jì)者來(lái)說一直是一個(gè)主要的挑戰(zhàn)。以往，只有少數(shù)FPGA??持能可靠地與下一代高速器件接口的構(gòu)建模塊，這些FPGA通常是高端的昂貴器件。不過，現(xiàn)在LatticeEC FPGA系列也提供在低成本FPGA結(jié)構(gòu)中實(shí)現(xiàn)下一代DDR2、QDR2以及RLDRAM控制器所需的構(gòu)建模塊、高速FPGA結(jié)構(gòu)、時(shí)鐘管理資源和I/O結(jié)構(gòu)。

存儲(chǔ)器應(yīng)用

存儲(chǔ)器是各種系統(tǒng)的組成部份之一，不同的應(yīng)用有不同的存儲(chǔ)器要求。對(duì)于網(wǎng)絡(luò)基礎(chǔ)設(shè)施應(yīng)用，所需的存儲(chǔ)器通常為高密度、高性能和高帶寬，并具有高可靠性；在無(wú)線應(yīng)用中，特別是手機(jī)和移動(dòng)設(shè)備，低功率存儲(chǔ)器是很重要的；而對(duì)于基站應(yīng)用，高性能很關(guān)鍵。寬帶應(yīng)用要求存儲(chǔ)器在成本和性能方面有很好的平衡；計(jì)算與消費(fèi)類應(yīng)用則需要諸如DRAM模塊、閃存卡和其它對(duì)成本很敏感的存儲(chǔ)器解決方案，同時(shí)要滿足這些應(yīng)用的性能目標(biāo)。本文主要討論在網(wǎng)絡(luò)和通信中的存儲(chǔ)器應(yīng)用。

網(wǎng)絡(luò)和通信應(yīng)用需要大的、快速存儲(chǔ)器，完成從小的地址查找到流量修整/監(jiān)控再到緩沖器管理等各種任務(wù)。用于消費(fèi)應(yīng)用的價(jià)格便宜、成熟的FMP和EDO DRAM通常不適用，因?yàn)樗捎昧溯^慢的異步方式，且需要時(shí)序精確的命令信號(hào)來(lái)初始化數(shù)據(jù)轉(zhuǎn)移。網(wǎng)絡(luò)系統(tǒng)架構(gòu)師一般轉(zhuǎn)向采用靜態(tài)RAM，解決時(shí)延問題，但這導(dǎo)致較高的成本。通過去除讀和寫周期間的等待狀態(tài)和空閑周期，ZBT SRAM被廣泛地用于改進(jìn)存儲(chǔ)器帶寬。

最近，系統(tǒng)架構(gòu)師在網(wǎng)絡(luò)基礎(chǔ)設(shè)施應(yīng)用中轉(zhuǎn)向使用SDRAM，以便減少時(shí)延、滿足低成本要求。上述任務(wù)的每一個(gè)都伴隨一組獨(dú)特的需求。例如，低的和中等帶寬的應(yīng)用要求低時(shí)延的存儲(chǔ)器，因此ZBT SRAM是理想的。

圖1：網(wǎng)絡(luò)中的存儲(chǔ)器。不同的功能需要不同的方法。

表1：為用于高速網(wǎng)絡(luò)應(yīng)用的存儲(chǔ)器綜合比較。