連續(xù)相位QAM調(diào)制技術(shù)及其FPGA實(shí)現(xiàn)

5 連續(xù)相位QAM調(diào)制器的FPGA實(shí)現(xiàn)
連續(xù)相位QAM調(diào)制器的電路結(jié)構(gòu)如圖9所示。整體上由FPGA器件和D／A器件以及濾波器等組成。其中FPGA器件實(shí)現(xiàn)連續(xù)相位QAM調(diào)制所必須的串并轉(zhuǎn)換、相差選擇，相位連續(xù)等功能；D／A器件主要把FPGA器件輸出的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，并通過濾波放大處理以便于發(fā)送出去。

圖9中串并轉(zhuǎn)換模塊將輸入的數(shù)據(jù)按奇偶位分開，變成兩路并行的數(shù)據(jù)，以便于QAM進(jìn)行相位選擇。相差選擇電路實(shí)際上是一個(gè)存儲(chǔ)器，其中存放QAM調(diào)制可能的相位跳變值，每一個(gè)經(jīng)8位量化，以串并轉(zhuǎn)換模塊的輸出值作為該存儲(chǔ)器的地址碼，來決定選相電路的輸出。接下去的二選一選擇器是為實(shí)現(xiàn)連續(xù)相位QAM調(diào)制功能引入的，該選擇器的控制端與雙可預(yù)置值計(jì)數(shù)器的輸出端相連，此計(jì)數(shù)器的特點(diǎn)是具有兩個(gè)預(yù)置值，從預(yù)置值l遞減到零的過程為兩個(gè)相鄰碼元的相位連續(xù)變化的階段，此時(shí)計(jì)數(shù)器輸出為0，則二選一選擇器開通0通道，因此相位跳變值進(jìn)入O通道，實(shí)現(xiàn)相位的連續(xù)化，即相位從θk-1開始，經(jīng)過△θk(t)S(t)的作用，由θk-1連續(xù)變化到θk-1+△θk(t)；當(dāng)預(yù)置值l遞減到零后，意味著過渡階段結(jié)束，此時(shí)計(jì)數(shù)器內(nèi)部由0變到預(yù)置值2，并由預(yù)置值2開始遞減(直至減到0再翻轉(zhuǎn)回預(yù)置值1)，與此同時(shí)計(jì)數(shù)器的輸出由0翻轉(zhuǎn)為l，二選一選擇器開通1通道，進(jìn)入正常的QAM的相位值，產(chǎn)生碼元的相位主要部分。所以通過改變不同的預(yù)置值l、2，可以改變過渡區(qū)和主要部分所占比例，產(chǎn)生不同的相位連續(xù)化效果，也即過渡區(qū)寬度是可控的。
0通道實(shí)現(xiàn)相位的連續(xù)化功能，由存儲(chǔ)器、乘法器、加法器和寄存器2等構(gòu)成。存儲(chǔ)器中存放的是連續(xù)函數(shù)S(t)抽樣后的量化值，考慮到雖然FPGA器件的集成度越來越高，內(nèi)部容量越來越大，但片內(nèi)資源畢竟有限，因而選取S(t)的64個(gè)均勻抽樣點(diǎn)，經(jīng)8位量化后存入該存儲(chǔ)器，實(shí)驗(yàn)表明該量化精度足以滿足使用需要。8位乘法器完成相位跳變值△θk(t)與S(t)的乘積運(yùn)算。寄存器2為兩個(gè)通道共用的部件，其中存放的是上一次的相位值θk-1，與乘法器的輸出相加后即得到θk-1+△θk(t)S(t)。
1通道由兩個(gè)寄存器和一個(gè)加法器構(gòu)成，其中寄存器1存放選相電路輸出的相位跳變值△θk(t)，與寄存器2中存放的相位值θk-1，相加即得到當(dāng)前相位值θk=θk-1+△θk(t)，此過程緊接在相位連續(xù)化完成后，并同時(shí)將和值轉(zhuǎn)入寄存器2中，為下一次相位連續(xù)化做準(zhǔn)備。轉(zhuǎn)換存儲(chǔ)器實(shí)際上由兩個(gè)存儲(chǔ)器組成，分別存放θk所對(duì)應(yīng)的正弦和余弦值，以θk的量化值作為地址碼通過查找表的方式分別由兩個(gè)支路Ik，Qk輸出。這部分電路占用大量?jī)?nèi)部資源，要求選用的FPGA具有足夠的容量。sinwt，coswt存儲(chǔ)器中分別存放著載波的正、余弦值，根據(jù)采樣定理和實(shí)驗(yàn)分析，把一個(gè)正、余弦波周期采樣32個(gè)點(diǎn)，經(jīng)過8位量化，恢復(fù)出來的波形足夠光滑。兩個(gè)支路Ik，Qk分別與載波的正、余弦值相乘后，再相加即實(shí)現(xiàn)了連續(xù)相位QAM調(diào)制，當(dāng)然此時(shí)輸出的還是數(shù)字信號(hào)，再經(jīng)過D／A轉(zhuǎn)換和相應(yīng)濾波處理后，就變成模擬信號(hào)。

6 部分實(shí)驗(yàn)結(jié)果
選用XILINX公司的FPGA器件Virtex XVV3006fg456作為目標(biāo)芯片對(duì)16QAM調(diào)制進(jìn)行了實(shí)驗(yàn)，該FPGA的規(guī)模為32萬(wàn)門，內(nèi)部含1536個(gè)CLB(可配置邏輯單元)。FPGA內(nèi)部功能由VHDL語(yǔ)言進(jìn)行描述，VHDL語(yǔ)言代碼己通過XILINX ISE軟件的仿真、綜合和布局布線。根據(jù)綜合結(jié)果報(bào)告，調(diào)制器占用1953個(gè)Slice(占63%)，使用了2262個(gè)Slice觸發(fā)器(占36%)和3536個(gè)4輸入LUT表(占58%)。整個(gè)FPGA的速度可達(dá)到55．87MHz，滿足一般高速數(shù)據(jù)的傳輸要求。
調(diào)制器實(shí)驗(yàn)利用偽隨機(jī)碼發(fā)生器產(chǎn)生信息數(shù)據(jù)，設(shè)置雙可預(yù)置值計(jì)數(shù)器的兩個(gè)預(yù)置值之比為1：3，這樣過渡區(qū)寬度占每個(gè)碼元寬度的l／4，選用TLC7528型8位D／A轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換，經(jīng)由TL084放大器構(gòu)成的低通濾波器后輸出已調(diào)信號(hào)。
用TEKTRONIX2221A型數(shù)字存儲(chǔ)式示波器觀測(cè)實(shí)驗(yàn)結(jié)果，圖10(b)是輸出的連續(xù)相位16QAM調(diào)制信號(hào)波形，為了便于比較，圖10(a)中給出普通16QAM調(diào)制在相同條件下的輸出波形，從圖10中可以看出兩種調(diào)制信號(hào)僅在相鄰碼元之間的過渡區(qū)有所不同，普通16QAM調(diào)制信號(hào)存在的尖銳跳變?cè)谶B續(xù)相位16QAM中則相對(duì)平緩得多，而在過渡區(qū)結(jié)束后，進(jìn)入每一個(gè)碼元的主要部分時(shí)兩種調(diào)制的波形是一致的。

7 結(jié)束語(yǔ)
連續(xù)相位QAM調(diào)制技術(shù)可以在不影響QAM調(diào)制可靠性的同時(shí)，大幅壓縮諧波分量，提高頻譜利用率。這在頻率資源日益寶貴的今天，具有特別重要的意義。
隨著FPGA技術(shù)的發(fā)展，大規(guī)模FPGA的容量在不斷增大，價(jià)格在不斷下降，這使得集成復(fù)雜的算法成為可能。用它將實(shí)現(xiàn)連續(xù)相位QAM調(diào)制所需的大部分功能封裝于其中，將有利于通信系統(tǒng)實(shí)現(xiàn)小型化和集成化，并可提高系統(tǒng)的穩(wěn)定性。另外，由于FPGA器件具有在線可編程性，可以很方便地進(jìn)行系統(tǒng)升級(jí)和修改，以滿足不同應(yīng)用場(chǎng)合的需要。