經(jīng)I/O優(yōu)化的FPGA

由于不需要數(shù)百萬(wàn)耗電的 SRAM 配置數(shù)據(jù)存儲(chǔ)單元，故基于閃存的非易失性FPGA的靜態(tài)功耗比基于SRAM解決方案要低得多，因而成為功率敏感應(yīng)用的理想選擇。

針對(duì)功耗和I/O而優(yōu)化的FPGA
以基于閃存的IGLOO PLUS FPGA為例，它針對(duì)I/O密集的應(yīng)用進(jìn)行了優(yōu)化，除提供可編程邏輯器件通常具有的可定制及上市速度快等優(yōu)點(diǎn)之外，還可為工業(yè)手持應(yīng)用 (如RFID讀取器) 的設(shè)計(jì)人員提供與多個(gè)器件連接的能力。如圖1所示，在這類(lèi)控制應(yīng)用中，IGLOO PLUS FPGA可用于電平轉(zhuǎn)換、通用I/O擴(kuò)展、地址和數(shù)據(jù)總線(xiàn)的多路復(fù)用/解碼、排序、接口轉(zhuǎn)換，以及膠粘邏輯 (glue logic)。

在給定封裝尺寸下，IGLOO PLUS系列可提供極佳的每I/O功耗、面積、邏輯和功能比率。與采用同類(lèi)封裝的競(jìng)爭(zhēng)可編程邏輯器件相比，IGLOO PLUS的靜態(tài)功耗降低至其1/6；動(dòng)態(tài)功耗減少50%；I/O密度提高1倍；邏輯密度高出1.7倍。

I/O解決方案設(shè)計(jì)人員面對(duì)各種各樣的實(shí)現(xiàn)方案和配置選擇，這些選擇可能直接影響其最終設(shè)計(jì)的效率和效能。這種靈活的I/O結(jié)構(gòu)支持寬泛的電壓和I/O標(biāo)準(zhǔn)，能夠幫助用戶(hù)應(yīng)對(duì)日益增多的各種不同應(yīng)用的挑戰(zhàn)。愛(ài)特公司 Libero集成設(shè)計(jì)環(huán)境(IDE) 提供了一種簡(jiǎn)易的I/O實(shí)現(xiàn)方法，從而開(kāi)發(fā)出強(qiáng)大而穩(wěn)健的設(shè)計(jì)。

結(jié)語(yǔ)
隨著電池供電和功率敏感應(yīng)用的急劇增長(zhǎng)刺激了全球?qū)Φ凸陌雽?dǎo)體的需求，設(shè)計(jì)人員正逐漸發(fā)現(xiàn)需要采用低功耗可重編程解決方案來(lái)適應(yīng)不斷演進(jìn)的標(biāo)準(zhǔn)和技術(shù)；加快上市速度，并提供下一代前沿硅解決方案所需的封裝和功耗性能。對(duì)于當(dāng)前采用可編程邏輯技術(shù)的設(shè)計(jì)人員來(lái)說(shuō)，確定哪一種是最佳器件主要取決于功耗、性能、邏輯和I/O數(shù)量等設(shè)計(jì)約束。