任意波形發(fā)生器簡介

一、認識信號源

用來產生各種測試信號的儀器稱為信號發(fā)生器或簡稱信號源。它可作為各種仿真信號或激勵信號廣泛用于各類整機、系統(tǒng)及部件、元器件的測試中。例如，用信號源產生某種調制信號輸入給接收機，用來測試接收機性能;我們到客戶演示力科示波器的時候，也常帶上一些信號源，比如用力科的任意波形發(fā)生器ArbStudio產生一些特殊的信號，方便演示示波器的各種功能。

信號源的種類很多，就產生信號的特征而言，有正弦信號發(fā)生器，函數(shù)發(fā)生器，任意波形發(fā)生器等。正弦信號對線性系統(tǒng)頻域分析的重要意義，使得正弦信號發(fā)生器被廣泛使用。用戶對這類信號源的要求通常是頻率范圍寬、頻率準確度和穩(wěn)定度高、頻譜純度高、相位噪聲低。例如通信系統(tǒng)測試中需要的正弦信號發(fā)生器，一般要求頻率能夠延伸到射頻段、具備各種調制功能。正弦信號發(fā)生器的實現(xiàn)原理一般都是鎖相技術和頻率合成技術。

函數(shù)發(fā)生器是能夠產生諸如正弦波，方波，三角波的信號源。一個傳統(tǒng)函數(shù)發(fā)生器，用恒流源對電容充電、放電，電容兩端的電壓就是三角波。如果三角波送到一個比較器，就能產生方波。三角波通過波形整形電路還能夠產生正弦波。通過改變電流和電容的大小，就能調節(jié)信號頻率。這種信號源一般能輸出的頻率不高、頻率準確度和穩(wěn)定度低。隨著數(shù)字技術的發(fā)展。函數(shù)發(fā)生器的實現(xiàn)也逐漸從模擬向數(shù)字演變。比如利用后文將要介紹的DDS技術來產生信號，這也使得函數(shù)發(fā)生器漸漸融合到任意波形發(fā)生器。

正弦信號發(fā)生器和函數(shù)發(fā)生器都只能產生規(guī)則的信號。而產生不規(guī)則的信號需要借助于任意波形發(fā)生器(AWG, Arbitrary Waveform Generator)。AWG的基本設計思想是：把所需重現(xiàn)的信號波形截取一個周期進行均勻采樣，保存在存儲器中。把存儲器中的波形數(shù)據按順序讀出，經DAC轉換后，再濾波，獲得所需要的波形。AWG和數(shù)字存儲示波器在原理上可以認為是一個互逆的過程。數(shù)字存儲示波器把模擬波形通過ADC數(shù)字化，AWG把數(shù)字化的波形數(shù)據通過DAC轉換為模擬波形。這兩類儀器都受Nyquist定律約束，能夠測量/輸出的最高頻率分量不超過ADC/DAC采樣率的一半?？梢允褂昧剖静ㄆ鞑杉欢尾ㄐ?，并保存為文件。把波形文件導入到力科任意波形發(fā)生器ArbStudio，就可以還原模擬波形。實際應用中，AWG所用到的波形數(shù)據不全是真正采樣獲得的，通常用軟件輔助產生。

二、AWG原理

按具體實現(xiàn)原理，AWG又可分為DDS-based和True Arb兩類。

1. DDS-based AWG

DDS,即Direct Digital Synthesis直接數(shù)字合成，一種頻率合成的方法。前文也提到正弦信號發(fā)生器一般使用了頻率合成技術。那么什么是頻率合成?

信號源都需要使用振蕩器，一般振蕩器的輸出頻率范圍有限，并且在寬的頻率范圍內難以獲得高穩(wěn)定度。那么就需要從頻率單一但準確度和穩(wěn)定度高的振蕩源(比如晶體振蕩器)派生出各種需要的頻率。這種從一種頻率派生出多種頻率信號的方法就是頻率合成。比如一個振蕩器輸出的單一頻率信號，可利用倍頻、分頻、混頻技術實現(xiàn)頻率的加、減、乘、除運算，合成一系列頻率的信號，這些頻率都和振蕩器頻率(稱基準頻率)相參，這種方法稱為直接模擬合成(Direct Analog Synthesis)。此外還有基于PLL的間接頻率合成。

DDS是另外一種重要的頻率合成技術。先來看如何用DDS技術產生正弦信號。我們知道，正弦波的頻率可表示為f=ω/2π=Δθ/(2πΔt)。Δθ是正弦信號經過一段時間Δt之后的相位增量。在同樣的時間Δt內，相位增量越大，角速率就越高，振蕩頻率就越高。DDS正是基于這種頻率和角速率的關系來合成想要的頻率。請看下面的DDS原理框圖:

相位累加器用來產生表示相位的序列，它以基準時鐘fs為節(jié)拍，以K為累加值，產生線性增長的相位序列。例如相位累加器初始值表示的相位是0，K對應的累加值為π/10，那么累加器在基準時鐘的激勵下依次產生表示0, π/10, 2π/10, 3π/10……18 π/10,19 π/10, 2π, 0, π/10,…等相位的序列。

表示相位的序列用做一個正弦波查找表的地址，該查找表實現(xiàn)相位到幅度的轉換，輸出相位所對應的正弦波幅度值，這個時候幅度還是數(shù)字序列，經過DAC和低通濾波器后輸出平滑的正弦波?；鶞蕰r鐘同時也是查找表的輸出時鐘和DAC的采樣時鐘。

K就是相位增量Δθ，基準時鐘周期1/fs就是時間增量Δt，即f=Δθ/(2πΔt)=K*fs/2π也就是說，輸出信號于基準時鐘fs相參，頻率受相位增量K控制。例如相位增量是π/10時，20個基準時鐘周期就能輸出一個周期的正弦信號，即頻率為fs/20;如果相位增量增加到π/5時，能在更短的時間完成一個周期的掃描，頻率因此提高，即fs/10。

推廣到任意波的情況，查找表中如果保存的是任意一段波形的量化數(shù)據，那么輸出的信號將是以該波形為一個周期的重復信號。重復頻率同樣受相位增量控制。

從DDS原理可以看出，在基準時鐘不變的情況下，如果改變輸出頻率，存儲器中的數(shù)據點并不都能輸出。輸出頻率越高，需要的相位增量越大，跳過的數(shù)據點越多。這可能會影響信號保真度。

比如基準時鐘為100MHz，存儲器的容量為100pts,保存了欲輸出信號一個周期的采樣點數(shù)據。

如果需要輸出頻率為1MHz，在每個采樣時鐘節(jié)拍下，依次輸出所有采樣點即可滿足要求。

如果需要輸出頻率為2MHz，相位增量就必須增加1倍，也就是每個采樣時鐘節(jié)拍需要跳過1個采樣點。

如果反映信號瞬變的數(shù)據點恰好在被跳過的采樣點里，輸出信號保真度就會受損。見下圖示意：

如果需要輸出頻率為300kHz，和基準時鐘不是整數(shù)倍關系。那么不僅有些數(shù)據點會被跳過，而且此周期輸出的數(shù)據點和下一個周期輸出的數(shù)據點不相同，見下圖示意。輸出信號可能有相位截斷和頻率泄漏