安全計(jì)算機(jī)板級(jí)測(cè)試系統(tǒng)方案設(shè)計(jì)

實(shí)現(xiàn)安全計(jì)算機(jī)的板級(jí)測(cè)試主要是針對(duì)FTSM進(jìn)行。邏輯板、輸入輸出板和通信板電路復(fù)雜，宜采用計(jì)算機(jī)全自動(dòng)測(cè)試。而安全電源板、3U組件、繼電器組件、AC 220 V-DC 12 V電源組件相對(duì)簡(jiǎn)單，且需要測(cè)試電壓、電流、指示燈是否點(diǎn)亮、亮度是否一致等指標(biāo)，宜采用人工參與的計(jì)算機(jī)輔助半自動(dòng)測(cè)試。

　　1 安全計(jì)算機(jī)板級(jí)測(cè)試系統(tǒng)設(shè)計(jì)

　　1.1 系統(tǒng)總體結(jié)構(gòu)

　　板級(jí)測(cè)試可能用于研發(fā)、生產(chǎn)、運(yùn)營(yíng)維護(hù)等過(guò)程，安全計(jì)算機(jī)板級(jí)測(cè)試系統(tǒng)(以下簡(jiǎn)稱(chēng)該系統(tǒng))需要解決兩個(gè)主要問(wèn)題：

　　(1)只有測(cè)試時(shí)才向待測(cè)電路板或組件提供受控電源，插拔待測(cè)電路板或組件之前能夠停止向待測(cè)電路板供電，以準(zhǔn)確對(duì)上電時(shí)刻的待測(cè)電路板或組件進(jìn)行測(cè)試，并消除帶電插拔可能對(duì)測(cè)試結(jié)果造成的影響。

　　(2)只有測(cè)試時(shí)才向待測(cè)電路板或組件提供測(cè)試激勵(lì)信號(hào)，插拔待測(cè)電路板或組件時(shí)不向待測(cè)電路板輸出測(cè)試激勵(lì)信號(hào);同時(shí)也要確保測(cè)試輸出信號(hào)的采集不會(huì)對(duì)待測(cè)電路板或組件造成不良影響。

　　該系統(tǒng)結(jié)構(gòu)如圖1所示。其中測(cè)試上位機(jī)采用配置主流操作系統(tǒng)的普通PC機(jī)，內(nèi)置3塊COTS數(shù)據(jù)采集卡(Data Acquisition Card，DAC)，運(yùn)行基于高級(jí)語(yǔ)言開(kāi)發(fā)的測(cè)試軟件。

　　測(cè)試控制器與DAC連接，主要完成測(cè)試待測(cè)電路板所需的測(cè)試激勵(lì)信號(hào)和對(duì)測(cè)試輸出信號(hào)進(jìn)行電平變換，同時(shí)提供待測(cè)電路板和電平變換電路所需的各種受控電源，測(cè)試控制器使用AC 220 V電源。由于測(cè)試邏輯板、輸入/輸出板需要的輸入激勵(lì)信號(hào)和測(cè)試輸出信號(hào)較多，因此設(shè)置測(cè)試控制器1用于對(duì)邏輯板、輸入/輸出板的測(cè)試，測(cè)試控制器1需要同時(shí)與2塊DAC連接。另外，設(shè)置測(cè)試控制器2用于測(cè)試其他的電路板和組件，測(cè)試控制器2需要與另外1塊DAC連接。測(cè)試控制器和有源測(cè)試插箱背板確保解決前述的兩個(gè)問(wèn)題。

　　安全計(jì)算機(jī)FTSM的安全電源板、輸入/輸出板、通信板及邏輯板安裝于標(biāo)準(zhǔn)的歐式插箱中，為了測(cè)試方便，在安全計(jì)算機(jī)板級(jí)測(cè)試系統(tǒng)設(shè)置了同樣的測(cè)試插箱。但與安全計(jì)算機(jī)FTSM插箱不同，測(cè)試插箱中不同種類(lèi)的電路板具備不同的插箱背板。其中，安全電源板、輸入/輸出板、邏輯板的測(cè)試插箱背板為只包括連接電路板、電源、測(cè)試激勵(lì)信號(hào)和測(cè)試輸出信號(hào)接插件的無(wú)源測(cè)試插箱背板，通信板的測(cè)試插箱背板為有源測(cè)試插箱背板，除接插件外還包括總線(xiàn)測(cè)試單元和其他邏輯電路。3U組件、繼電器組件、AC 220 V-DC 12 V電源組件則直接與測(cè)試控制器2連接。

　　需要指出，對(duì)通信板進(jìn)行測(cè)試時(shí)，測(cè)試控制器2只控制其供電電源，通信板運(yùn)行測(cè)試程序，與其有源測(cè)試插箱背板配合完成測(cè)試，測(cè)試結(jié)果通過(guò)以太網(wǎng)發(fā)送給上位機(jī)測(cè)試軟件。對(duì)邏輯板進(jìn)行測(cè)試時(shí)，其FPGA為測(cè)試專(zhuān)用版本，通過(guò)對(duì)特定的測(cè)試激勵(lì)信號(hào)產(chǎn)生特定的測(cè)試輸出來(lái)完成對(duì)邏輯板的板級(jí)測(cè)試。

　　1.2 系統(tǒng)硬件設(shè)計(jì)

　　測(cè)試控制器1的原理框圖如2所示，對(duì)應(yīng)于輸入/輸出板測(cè)試，主要包括電源控制、按鈕輸入信號(hào)轉(zhuǎn)換、動(dòng)態(tài)信號(hào)轉(zhuǎn)換、輸出通道激勵(lì)信號(hào)轉(zhuǎn)換、輸入通道測(cè)試反饋、輸出通道測(cè)試反饋等模塊。對(duì)應(yīng)于邏輯板測(cè)試，主要包括電源控制、測(cè)試激勵(lì)信號(hào)轉(zhuǎn)換、測(cè)試反饋信號(hào)轉(zhuǎn)換和雙向數(shù)據(jù)信號(hào)防護(hù)等模塊。

　　雙向數(shù)據(jù)信號(hào)防護(hù)模塊的原理框圖如圖3所示。邏輯板為ISA總線(xiàn)從設(shè)備，ISA總線(xiàn)的8位數(shù)據(jù)總線(xiàn)為雙向總線(xiàn)，其讀、寫(xiě)信號(hào)不能同時(shí)為低。而對(duì)于數(shù)據(jù)采集卡而言，其輸入數(shù)據(jù)和輸出數(shù)據(jù)只能分開(kāi)設(shè)置，因此設(shè)置該模塊完成讀、寫(xiě)信號(hào)同時(shí)為低保護(hù)邏輯。當(dāng)數(shù)據(jù)采集卡輸出的讀、寫(xiě)信號(hào)同時(shí)為低時(shí)，該單元輸出的ISA總線(xiàn)讀信號(hào)強(qiáng)制為高，只要讀、寫(xiě)信號(hào)不同時(shí)為低，該單元輸出的ISA總線(xiàn)讀信號(hào)為直通邏輯。同時(shí)通過(guò)設(shè)置輸入緩沖和輸出緩沖單元，8位測(cè)試激勵(lì)數(shù)據(jù)只有在該單元輸出的ISA總線(xiàn)讀信號(hào)為低時(shí)由輸入緩沖單元輸出到ISA總線(xiàn)上，否則輸出緩沖單元將其輸出置成三態(tài)而不影響對(duì)寫(xiě)信號(hào)的測(cè)試。