高速模數(shù)轉(zhuǎn)換器動(dòng)態(tài)參數(shù)的測(cè)試

高速模數(shù)轉(zhuǎn)換器(ADC)的參數(shù)定義和描述如表1所示。

　　表1 動(dòng)態(tài)參數(shù)定義

　　測(cè)試方案中的線路板布局和硬件需求

　　為合理測(cè)試高速ADC的動(dòng)態(tài)參數(shù),最好選用制造商預(yù)先裝配好的電路板,或是參考數(shù)據(jù)手冊(cè)中推薦的線路板布局布板,高速數(shù)據(jù)轉(zhuǎn)換器的布板需要高速電路的設(shè)計(jì)技巧,通常應(yīng)遵守以下基本規(guī)則：

　　所有的旁路電容盡可能靠近器件安裝,最好和ADC在同一層面,采用表面貼裝元件使引線最短,減小寄生電感和電容。

　　模擬電源、數(shù)字電源、基準(zhǔn)電源和輸入公共端采用兩個(gè)0.1MF的陶瓷電容和一個(gè)2.2M(F雙極性電容并聯(lián)對(duì)地旁路。

　　采用具有獨(dú)立的地平面和電源平面的多層電路板,保證信號(hào)的完整性。

　　采用獨(dú)立的接地平面時(shí)應(yīng)考慮ADC模擬地和數(shù)字地的物理位置。兩個(gè)地平面之間的阻抗要盡可能低,二者間的交流和直流電壓差低于0.3V以避免器件的損壞和死鎖。模擬地與數(shù)字地應(yīng)單點(diǎn)連接,可以用低阻值表貼電阻(1Ω~5Ω)、鐵氧體磁珠連接或直接短路,避免充滿噪聲的數(shù)字地電流對(duì)模擬地的干擾。

　　如果模擬地與數(shù)字地充分隔離時(shí),也可以將所有的接地引腳置于同一平面。

　　高速數(shù)字信號(hào)線應(yīng)遠(yuǎn)離敏感的模擬信號(hào)線。

　　所有的信號(hào)線應(yīng)盡可能短,而且無90(拐角。

　　時(shí)鐘輸入要作為模擬輸入信號(hào)來處理,遠(yuǎn)離任何模擬輸入和數(shù)字信號(hào)。

　　選擇恰當(dāng)?shù)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/測(cè)試">測(cè)試方案和正確的測(cè)試設(shè)備是獲得數(shù)據(jù)轉(zhuǎn)換器最佳參數(shù)的重要環(huán)節(jié)。以下提出的硬件選擇方案對(duì)高速ADC MAX1448的測(cè)試是必需的,也是行之有效的。

　　直流電源 (Hewlett Packard E3620A, 雙電源 0-25V, 0-1A): 為模擬和數(shù)字電路提供獨(dú)立的供電電源。每個(gè)電源必須能夠提供100mA 的驅(qū)動(dòng)電流.

　　時(shí)鐘信號(hào)函數(shù)發(fā)生器 (Hewlett-Packard HP8662A): 被測(cè)器件的時(shí)鐘輸入端接受兼容于CMOS電平的時(shí)鐘信號(hào)。由于MAX1448內(nèi)部采用十級(jí)流水線結(jié)構(gòu)、級(jí)間轉(zhuǎn)換依賴于外部時(shí)鐘上升沿和下降沿的可重復(fù)性,所以需用一個(gè)低抖動(dòng)、快速上升/下降的外部時(shí)鐘信號(hào)。尤其是本轉(zhuǎn)換器的采樣出現(xiàn)在時(shí)鐘信號(hào)的下降沿,應(yīng)確保下降沿的抖動(dòng)最小?？讖蕉秳?dòng)限制了ADC的SNR性能：

　　SNRdB = 20·log10 (1 / 2π·fIN·TAj)

　　式中fIN 為模擬輸入頻率,tAJ 為孔徑抖動(dòng)時(shí)間。欠采樣應(yīng)用中對(duì)時(shí)鐘抖動(dòng)指標(biāo)要求更嚴(yán)格。

　　輸入信號(hào)函數(shù)發(fā)生器 (Hewlett-Packard HP8662A):

　　為保證正常工作,兩個(gè)函數(shù)發(fā)生器(時(shí)鐘與輸入信號(hào))必須是相位鎖定的。

　　邏輯分析儀- (Hewlett-Packard HP16500C):

　　根據(jù)FFT所需的采樣點(diǎn)選擇邏輯分析儀,如HP1663C具有不到4k的數(shù)據(jù)記錄容量,可以用于本測(cè)試中。

　　模擬帶通濾波器(TTE 橢圓函數(shù)帶通濾波器 Q56 系列):

　　截止頻率：7.5MHz, 20MHz, 40MHz 和 50MHz

　　數(shù)字萬用表 (DMM): 用于檢查基準(zhǔn)、電源和共模電壓。

　　被測(cè)器件的評(píng)估板

　　采用源自電路板的外部時(shí)鐘信號(hào)同步邏輯分析儀,并在時(shí)鐘的上升沿鎖相。采集數(shù)據(jù)時(shí),數(shù)據(jù)可以存儲(chǔ)在數(shù)據(jù)采集板上、通過邏輯分析儀的HPIB總線進(jìn)行數(shù)據(jù)交換,也可以存儲(chǔ)在邏輯分析儀的硬盤或軟盤中。

　　接著要考慮的是選擇合適的軟件工具。下列軟件工具被選擇用于數(shù)據(jù)的采集和分析：

　　* LabWindows/CVI：在邏輯分析儀和數(shù)據(jù)采集板之間建立通訊鏈路并進(jìn)行數(shù)據(jù)采集。

　　* MATLAB：用于對(duì)所采集的數(shù)據(jù)進(jìn)行FFT和動(dòng)態(tài)參數(shù)分析的軟件工具,源程序可由Maxim中文網(wǎng)站獲得(www.maxim-ic.com.cn)。

　　用于測(cè)試的總體電路框圖如圖一所示。