基于SOPC的數(shù)據(jù)采集系統(tǒng)設(shè)計

摘要：提出了一種基于SOPC技術(shù)的數(shù)據(jù)采集和存儲系統(tǒng)的解決方案。該系統(tǒng)通過在一片Xilinx公司Spartan 3E系列的FPGA芯片上配置micro-blaze軟核處理器、用戶自定義的數(shù)據(jù)采集與存儲接口邏輯、USB傳榆模塊和總線接口模塊來實現(xiàn)其硬件電路。該數(shù)據(jù)采集系統(tǒng)可同時對多種信號進(jìn)行測量，有較大的存儲容量。由于采用了SOPC技術(shù)，該系統(tǒng)具有設(shè)計靈活、集成度高，以及較小的體積和較低的功耗等優(yōu)點。
關(guān)鍵詞：Microblaze；數(shù)據(jù)采集與存儲；SOPC；FPGA；IP核

隨著集成電路的不斷發(fā)展，可編程邏輯器件FPGA因其功能強大，設(shè)計靈活，開發(fā)周期短等特點，得到越來越廣泛的應(yīng)用。于是片上可編程系統(tǒng)(System On Programmable Chip，SOPC)的設(shè)計方法也越來越受到重視。SOPC將微處理器、存儲器、定時器、通用I／O接口等系統(tǒng)設(shè)計必需的功能模塊以及用戶設(shè)計的有特定功能的模塊集成到一片可編程邏輯器件上，構(gòu)建一個具備軟，硬件在系統(tǒng)可編程功能的可編程片上系統(tǒng)。這種非常靈活的電路設(shè)計方式使得對整個電路系統(tǒng)的裁減、擴充、升級變的很容易。這樣可以縮短電路設(shè)計的開發(fā)周期，節(jié)省開發(fā)成本。MicroBlaze作為Xilinx公司開發(fā)的32位哈佛結(jié)構(gòu)RISC型軟核處理器，適用于其所有現(xiàn)產(chǎn)的FPGA器件。采用這種“微處理器+可編程邏輯”的SOPC系統(tǒng)架構(gòu)，用戶可方便的在系統(tǒng)中加入各種IP核，實現(xiàn)具有特定功能的，易配置、易擴展、易繼承的片上系統(tǒng)。
文中提出一種基于SOPC技術(shù)的多路數(shù)據(jù)采集與存儲系統(tǒng)的設(shè)計方法，利用硬件描述語言設(shè)計用戶IP核，實現(xiàn)硬件控制數(shù)據(jù)采集和存儲的功能。加上Xilinx公司一些必要的標(biāo)準(zhǔn)IP核可以生成嵌入式系統(tǒng)。這種可以方便地把用戶自定義的邏輯加入到系統(tǒng)中的設(shè)計，體現(xiàn)了用SOPC設(shè)計嵌入式系統(tǒng)的靈活性。

1 系統(tǒng)總體結(jié)構(gòu)
整個系統(tǒng)由xilinx公司的spartan3E高性能、低成本的90nm FPGA和一些外圍電路組成。主要有AD轉(zhuǎn)換器、FLASH存儲器、系統(tǒng)PROM配置電路和電源模塊等，其系統(tǒng)總體結(jié)構(gòu)如圖1所示。

系統(tǒng)核心采用嵌入式技術(shù)，在一片芯片上實現(xiàn)，它包含Xilinx公司的一些標(biāo)準(zhǔn)總線IP核如中斷控制器，通用輸入輸出端口等模塊和帶有PLB總線接口的用戶自定義的數(shù)據(jù)采集與存儲IP核。其中用戶自定義的IP核是用VHDL語言設(shè)計的，它包含AD控制邏輯、FLASH控制邏輯、DMA傳輸控制邏輯和FIFO緩存模塊等。
整個系統(tǒng)設(shè)計可以分為硬件設(shè)計和軟件設(shè)計兩個部分。利用SOPC技術(shù)結(jié)合VHDL硬件描述語言，在芯片內(nèi)部設(shè)計硬件控制系統(tǒng)；利用EDK(嵌入式開發(fā)套件)為特定硬件配置自動生成的軟件包結(jié)合C語言，設(shè)計基于Microblaze處理器的軟件控制程序。