基于PowerPC的小目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì)

　　小目標(biāo)檢測(cè)系統(tǒng)總體結(jié)構(gòu)如圖2所示。

圖2　小目標(biāo)檢測(cè)系統(tǒng)總體結(jié)構(gòu)圖

　　3. 1　專用硬件子系統(tǒng)設(shè)計(jì)

　　專用硬件子系統(tǒng)主要由6個(gè)模塊組成:能量累加模塊、累加值統(tǒng)計(jì)模塊、存儲(chǔ)器接口模塊、PPC接口模塊, F IFO模塊、計(jì)數(shù)模塊。如圖3所示。

圖3　專用硬件子系統(tǒng)結(jié)構(gòu)框圖

　　·能量累加模塊:完成能量累加;·存儲(chǔ)器接口模塊:完成與外部存儲(chǔ)器的接口工作,控制外部存儲(chǔ)器讀出與存儲(chǔ)中間累加結(jié)果;·累加值統(tǒng)計(jì)模塊:對(duì)能量累加后的中間累加值進(jìn)行統(tǒng)計(jì),計(jì)算灰度累加和以及灰度平方和,然后根據(jù)PowerPC微處理器傳輸?shù)拈T限,對(duì)圖像進(jìn)行門限分割,對(duì)于超過(guò)門限的像素點(diǎn),把該點(diǎn)的位置信息寫到ZBT SRAM的相應(yīng)地址空間;·PPC接口模塊:完成FPGA 與PowerPC微處理器之間的接口工作。在系統(tǒng)運(yùn)行之初,把PowerPC微處理器系統(tǒng)發(fā)出的控制命令信號(hào)以及PowerPC微處理器系統(tǒng)計(jì)算好的分割門限值寫到專用硬件子系統(tǒng)相應(yīng)的寄存器里,在圖像分割好后,給PowerPC微處理器發(fā)中斷,然后PowerPC會(huì)以中斷響應(yīng)的方式把ZBT SRAM中的候選點(diǎn)位置信息讀到PowerPC微處理器系統(tǒng)的DDR SDRAM中;·FIFO模塊:能量累加模塊輸出的灰度累加結(jié)果經(jīng)過(guò)一個(gè)行FIFO 后寫到ZBT SRAM里,更新第N - 1幀累加數(shù)據(jù)為第N幀累加數(shù)據(jù);·計(jì)數(shù)模塊:接收外部的幀同步信號(hào)( Fsyn) 、數(shù)據(jù)時(shí)鐘(Dclk)信號(hào),對(duì)其進(jìn)行計(jì)數(shù),從而產(chǎn)生控制所有其它模塊的控制信號(hào)。